Bộ mã hoá kênh (khối Channel Encoder)

Một phần của tài liệu THIẾT KẾ HỆ THỐNG MIMOOFDM SDM TRÊN NỀN FPGA (Trang 67 - 69)

Bộ mã hoá kênh được chia thành 2 phần: Mã hoá dữ liệu sử dụng mã tích chập và Đan xen khối. Mã hoá dữ liệu nhằm khôi phục dữ liệu nếu bị lỗi khi truyền qua môi trường truyền, đan xen khối giúp tránh các bit lỗi liên tục nhau nhằm tăng cường cho bộ giải mã tích chập vốn rất nhạy với lỗi chùm.

Hình 4.8: Cấu trúc bộ mã hoá kênh

4.4.1.1. Khối Convolutional Encoder

Khối tạo mã tích chập được xây dựng dựa vào khối có sẵn trong thư viện của phần mền Synopsys với các thông số:

Bảng 4.2: Thông số cấu hình bộ mã hoá Convolutional Code

Tên thông số Giá trị Ý nghĩa thông số

Contraint length array 7 Số delay sử dụng (K=L-1=6)

Generator polymial

matric (octal) [171 133]

Vị trí (giữa các liên kết của các khối delay) các dữ liệu sẽ XOR với nhau Hai giá trị tương đương với tỉ lệ mã là ½ (nếu không có puncture)

4.4.1.2. Khối Interleaver

Hình 4.9: Mô hình thiết kế khối Interleaver

Gồm 5 nhóm khối chính:

Remove Pading: nhằm loại bỏ toàn bộ giá trị 0 của 1 symbol dữ liệu, tuy

nhiên do dữ liệu là nối tiếp và liên tục nên khối này có nhiệm vụ dồn toàn bộ giá trị 0 về cuối như ví dụ tại Hình 4.10.

Hình 4.10: Nguyên tắc hoạt động khối Remove Pading

Commutator: có nhiệm vụ chuyển dữ liệu từ nối tiếp thành song song, tốc độ

Interleaver: là subsystem, bên trong còn nhiều khối chức năng khác nhằm thực hiện đan xen khối, với 2 lần đan xen tách rời như công thức (3.1) và (3.2). Do giới hạn nội dung, đề tài sẽ không trình bày sâu vào thiết kế chi tiết bên trong.

Decommutator: có nhiệm vụ chuyển dữ liệu từ song song thành nối tiếp, tốc

độ dữ liệu ngõ ra chậm hơn n lần dữ liệu ngõ vào (với n là số luồng dữ liệu song song). Như vậy tốc độ ngõ vào khối Commutator và ngõ ra khối Decommutator là không thay đổi.

Add Padding: chuyển dữ liệu lại cấu trúc ban đầu như Hình 4.11:

Hình 4.11: Nguyên tắc hoạt động khối Add Pading

Một phần của tài liệu THIẾT KẾ HỆ THỐNG MIMOOFDM SDM TRÊN NỀN FPGA (Trang 67 - 69)