- Nối J1, đo biên độ sóng ra Tính tỉ số biên độ sóng ra khi có tải (VOUT có nối J1) và khi khơng có tải (VOUT không nối J1).
1. Cấu tạo và các đặc điểm của transistor trường FET
Giống như transistor lưỡng cực, transistor trường FET là một linh kiện bán dẫn có khả năng khuếch đại tín hiệu. Về định tính, chúng hoạt động giống như các transistor lưỡng cực nhưng có trở kháng vào cao hơn nhiều và có độ hỗ dẫn cũng như hệ số khuếch đại thế thấp hơn. Có 2 loại transistor FET, đó là: loại J-FET (Junction FET) và MOS-FET (MetalOxide-Semiconductor FET). Trong cả hai loại, một kênh dẫn giữa các cực máng D (drain) và cực nguồn S (source) được điều khiển bởi thế áp đặt lên cực cửa G (gate). Kênh có thể được chế tạo hoặc bởi chất bán dẫn loại N hoặc loại P. Loại dùng kênh N khá thông dụng hơn do độ dẫn cao hơn loại P.
1.1. Transistor trường MOS-FET
Linh kiện về cơ bản gồm có 3 cực: cực nguồn S và cực máng D nối với hai đầu kênh dẫn, cực cửa G nối với bản kim loại được cách điện cao với kênh qua một lớp cách điện, thường là ô- xit nhơm có điện trở rất cao với cấu trúc như hình 1.1. Thí dụ, transistor MOS-FET kênh N sử dụng đế Silicon loại p, cực nguồn và cực máng là silicon N+.
Hình 1.1. Cấu trúc của transistor MOS-FET.
Với mỗi loại kênh dẫn, tùy vào công nghệ chế tạo, sẽ có thể có một trong hai loại :
1.1.1. Loại kênh khơng có sẵn (enhancement-mode): thí dụ với loại N-MOS, kênh dẫn giữa cực
1.1.2. Loại kênh có sẵn (deplete-mode): trong loại này kênh dẫn được hình thành ngay cả khi
thế VGS bằng không. Kênh chỉ mất đi khi thế VGS nhỏ hơn một thế ngưỡng -VTN nào đó.
Hình 4.1 là thí dụ về ký hiệu và đường cong sự phụ thuộc dòng kênh dẫn iD vào thế cực cửa VGS của 2 loại transistor này.
Hình 4.2. Ký hiệu và các đường cong sự phụ thuộc của dòng iD vào thế VGS của 2 loại transistor MOS-FET.
Như vậy sẽ có 4 loại transistor trường MOS-FET với các ký hiệu, phân cực thế nuôi và
đường cong đặc tính truyền đạt khác nhau như bảng tổng kết A4-B1 sau:
Bảng A4-B1.
1.2. Transistor trường J-FET
Hình 4.3. Cấu trúc, ký hiệu và cách mắc nguồn nuôi N-JFET
Ở phần giữa của tấm bán dẫn loại N người ta tạo ra một lớp tiếp giáp p - n để làm thành
cực cửa điều khiển. Khi đặt một điện áp phân cực ngược vào cực cửa sẽ làm thay đổi bề rộng của vùng diện tích khơng gian lớp tiếp giáp (vùng nghèo). Vùng nghèo càng rộng, tiết diện của kênh dẫn N sẽ hẹp đi làm dịng qua kênh dẫn giảm. Do đó khi thay đổi điện áp đặt vào G sẽ điều khiển
được dòng điện qua transistor trường. Kết quả là dịng máng ngồi sự phụ thuộc vào điện áp giữa
cực máng và cực nguồn (VDS) còn phụ thuộc mạnh cả vào điện áp điều khiển giữa cực cửa và cực nguồn (VGS): ID = f(VGS, VDS).