Cấu trúc ở kích thước nanomét có thể đạt được chủ yếu bằng 2 cách: top- down, phương pháp từ trên xuống và bottom-up, phương pháp từ dưới lên trên. Trong phương pháp top-down, cấu trúc ban đầu là lớn, cấu trúc đó sẽ được chia nhỏ từ từ bằng cách loại bỏ dần vật liệu để cuối cùng đạt được cấu trúc và hình dạng nhỏ như mong muốn. Sử dụng các công cụ hay thiết bị hiện tại để định dạng cấu trúc từ lớn tới nhỏ, từ thô tới chi tiết. Trong phương pháp bottom-up thì ngược lại, vật liệu ban đầu là nhỏ như nguyên tử hay phân tử, chúng được kết hợp lại để xây dựng và hình thành thiết bị với kích thước mong muốn. Ví dụ điển hình cho trường hợp này là sự tự lắp ghép của các tinh thể và việc phát triển của các loài sinh học. Kết hợp cả 2 phương pháp này là công nghệ chế tạo micro/nano được biết như ngày nay.
Đối với micro/nanocantilever, do cần phải kết nối với các thành phần điện tử, cấu trúc thường được gắn lên phần trên một đế bán dẫn được định dạng từ trên xuống dưới.
Phương pháp chế tạo top-down chủ yếu phụ thuộc vào 2 quá trình: (1) chế tạo micro khối, dựa trên khắc chọn lọc của khối đế silic để định dạng phần cơ, và (2) chế tạo micro bề mặt được đặc điểm hóa bởi quá trình phủ, khắc, và tạo ra lớp màng mỏng trên bề mặt đế. Trong khi chế tạo microcantilever được phát triển thành công trong cả 2 quá trình trên thì nanocantilevers hầu như được làm bằng chế tạo micro bề mặt bởi độ chính xác cao hơn và lựa chọn vật liệu nhiều hơn.
Các phương pháp chế tạo chính cho microcantilever là: Phủ lớp màng mỏng, quang khắc, và khắc.
Phủ màng là một trong những quá trình cơ bản của chế tạo MEMS. Với một wafer ban đầu là silic hay SOI (Silicon on insulator) wafer (wafer silic ở giữa có lớp cách điện SiO2), để chế tạo được các cấu trúc cantilever khác nhau thì cần phải phủ một số lớp màng mỏng lên wafer như SiO2 hay Si3N4. Có nhiều phương pháp phủ khác nhau nhưng 2 phương pháp chủ yếu là: phương pháp lắng đọng pha hơi hóa học (Chemical Vapour Deposition – CVD) và phương pháp lắng đọng pha hơi vật lý (Physical Vapour Deposition – PVD). Trong phương pháp CVD, wafer được tiếp xúc với các chất dễ bay hơi để phản ứng và/hoặc phân hủy trên bề mặt đế để tạo ra lớp phủ mong muốn. Quá trình chế tạo micro sử dụng rộng rãi công nghệ CVD để phủ các vật liệu ở nhiều dạng khác nhau gồm: đơn tinh thể, đa tinh thể, vô định hình. Phương pháp PVD mô tả nhiều phương pháp được sử dụng để phủ màng mỏng bằng ngưng tụ vật liệu màng bốc bay. Dù thực hiện bằng phương pháp nào thì màng được tạo ra yêu cầu có độ tinh khiết và độ dày chính xác cao. Thông thường, lớp SiO2 được tạo bằng phương pháp ôxi hóa nhiệt và lớp Si3N4 được tạo bằng phương pháp lắng đọng pha hơi vật lý áp suất thấp (LPCVD – Low Pressure Chemical Vapour Deposition).
Quang khắc là một quá trình quan trọng trong chế tạo cantilever. Đây là quá trình cần thiết trước khi thực hiện ăn mòn. Wafer được rửa sạch sau đó phủ một lớp cảm quang (photoresist) lên bằng thiết bị quay phủ (spin – coating). Sử dụng mặt nạ trong quá trình quang khắc để định hình cantilever. Quá trình quang khắc sẽ sử dụng tia UV để chiếu. Tùy theo chất cảm quang âm hay dương mà chất cảm quang bị chiếu sẽ bị rửa trôi hay giữ lại sau khi develop. Nếu là chất cảm quang dương thì chỗ nào được chiếu sáng sẽ bị rửa trôi sau khi develop và ngược lại.
Tiếp theo quá trình quang khắc là quá trình khắc (etching). Quá trình khắc có 2 loại: Khắc ướt (wet etching) và khắc khô (dry etching). Quá trình khắc ướt sử dụng hóa chất để ăn mòn cấu trúc mong muốn. Chẳng hạn có thể dùng dung dịch BHF để ăn mòn lớp silic oxit. Phương pháp này đơn giản, rẻ tiền nhưng chỉ thực hiện để khắc các cấu trúc đơn giản vì rất khó kiểm soát tốc độ ăn mòn và định dạng mong muốn. Quá trình khắc khô là kĩ thuật cao, kiểm soát tốt hơn nên cho độ chính xác cao hơn. Quá trình khắc khô sử dụng chùm ion để bắn vào vùng muốn ăn mòn. Hai hệ cho quá trình khắc khô là RIE (reactive ion etching) và DRIE (deep reactive ion etching). Để ăn mòn các lớp màng mỏng khác nhau cần sử dụng các khí tạo ion khác nhau cho quá trình ăn mòn. Chẳng hạn đối với hệ RIE có thể dụng hỗn hợp khí CHF3 và O2 để ăn mòn lớp SiN.