e) Tính chất và một số hệ thức cơ bản
2.2.3.Cấu trúc chung của bộ PLC
a/Cấu trúc cơ bản
Hệ thống PLC thông dụng c năm b ph n c bản, gồm b xử lý,b nhớ, b nguồn, giao diện nh p/ xuất (I/O), và thiết bị l p trình.(Hình 2.1)
Đồ Án Môn Học Điều Khiển Tự Động 2012
SVTH : NGUYỄN HỮU AN - NGÔ DUY TÂN Page 43
Hình 2.1: Cấu trúc c bản của PLC
Bộ xử lý của PLC :
B xử lý còn gọi là b xử lý trung tâm (CPU), là linh iện chứa b vi xử lý, bi n dịch các t n hiệu nh p và thực hiện các hoạt đ ng điều hiển theo chư ng trình được lưu đ ng trong b nhớ của CPU, truyền các quyết định dưới dạng t n hiệu hoạt đ ng đến các thiết bị xuất.
Bộ nguồn:
B nguồn c nhiệm vụ chuyển đổi điện áp AC thành điện áp thấp DC (5V) cần thiết cho b xử lý và các mạch điện c trong các module giao diện nh p và xuất.
Bộ nhớ:
B nhớ là n i lưu chư ng trình được sử dụng cho các hoạt đ ng điều hiển, dưới sự iểm tra của b vi xử lý.Trong hệ thống PLC c nhiều loại b nhớ :
B nhớ chỉ để đọc ROM (Read Only Memory) cung cấp dung lượng lưu trữ cho hệ điều hành và dữ liệu cố định được CPU sử dụng.
B nhớ truy c p ngẫu nhi n RAM ( Ramden Accept Memory) dành cho chư ng trình của người dùng.
B nhớ truy c p ngẫu nhi n RAM dành cho dữ liệu. Đây là n i lưu trữ thông tin theo trạng thái của các thiết bị nh p, xuất, các giá trị của đồng hồ thời chuẩn các b đếm và các thiết bị n i vi hác.
SVTH : NGUYỄN HỮU AN - NGÔ DUY TÂN Page 44
RAM dữ liệu đôi hi được xem là bảng dữ liệu hoặc bảng ghi. M t phần của b nhớ này, hối địa chỉ, dành cho các địa chỉ ngõ vào,ngõ ra, cùng với trạng thái của ngõ vào và ngõ ra đ . M t phần dành cho dữ liệu được cài đặt trước, và m t phần hác dành để lưu trữ các giá trị của b đếm, các giá trị của đồng hồ thời chuẩn, vv…
B nhớ chỉ đọc c thể xoá và l p trình được ( EPROM ) Là các ROM c thể được l p trình, sau đ các chư ng trình này được thường trú trong ROM.
Người dùng c thể thay đổi chư ng trình và dữ liệu trong RAM. Tất cả các PLC đều c m t lượng RAM nhất định để lưu chư ng trình do người dùng cài đặt và dữ liệu chư ng trình. Tuy nhi n để tránh mất mát chư ng trình hi nguồn công suất bị ngắt, PLC sử dụng ác quy để duy trì n i dung RAM trong m t thời gian. Sau hi được cài đặt vào RAM hư ng trình c thể được tải vào vi mạch của b nhớ EPROM, thường là module c hoá nối với PLC, do đ chư ng trình trở thành vĩnh cửu. Ngoài ra còn c các b đệm tạm thời lưu trữ các nh nh p/xuất ( I/O). Dung lượng lưu trữ của b nhớ được xác định bằng số lượng từ nhị phân c thể lưu trữ được. Như v y nếu dung lượng b nhớ là 256 từ, b nhớ c thể lưu trữ
256x8=2048 bit-nếu sử dụng các từ 8 bit và 256x16= 4096 bit-nếu sử dụng các từ 16 bit.
Thiếp bị lập trình.
Thiết bị l p trình được sử dụng để nh p chư ng trình vào b nhớ của b xử lý. Chư ng trình được viết tr n thiết bị này sau đ được chuyển đến b nhớ của PLC.
Các phần nhập và xuất.
Là n i b xử lý nh n các thông tin từ các thiết bị ngoại vi và truyền thông tin đến các thiết bị b n ngoài. T n hiệu nh p c thể đến từ các công tắc hoặc từ các b cảm biến vv… Các thiết bị xuất c thể đến các cu n dây của b hởi đ ng đ ng c , các van solenoid vv…
b/Cấu trúc bên trong
Cấu trúc c bản b n trong của PLC bao gồm b xử lý trung tâm (CPU) chứa b vi xử lý hệ thống, b nhớ, và mạch nh p/ xuất. CPU điều hiển và xử lý mọi hoạt đ ng b n trong của PLC. B xử lý trung tâm được trang bị đồng hồ c tần số trong hoảng từ 1 đến 8 MHz. Tần số này quyết định tốc đ v n hành của PLC, cung cấp chuẩn thời gian và đồng b h a tất cả các thành phần của hệ thống. Thông tin trong PLC được truyền dưới dạng các t n hiệu digital. Các đường dẫn b n trong truyền các t n hiệu digital được gọi là Bus. Về v t lý bus là b dây dẫn truyền các t n hiệu
Đồ Án Môn Học Điều Khiển Tự Động 2012
SVTH : NGUYỄN HỮU AN - NGÔ DUY TÂN Page 45
điện. Bus c thể là các vệt dây dẫn tr n bản mạch in hoặc các dây điện trong cable bẹ. CPU sử dụng bus dữ liệu để gửi dữ liệu giữa các b ph n, bus địa chỉ để gửi địa chỉ tới các vị tr truy c p dữ liệu được lưu trữ và bus điều hiển dẫn t n hiệu li n quan đến các hoạt đ ng điều hiển n i b . Bus hệ thống được sử dụng để truyền thông giữa các cổng và thiết bị nh p /xuất
Cấu trúc của PLC được minh hoạ như s đồ sau.(Hình 2.2) (adsbygoogle = window.adsbygoogle || []).push({});
Hình 2.2 Cấu trúc b n trong của PLC
CPU
Cấu hình CPU tùy thu c vào b vi xử lý. N i chung CPU có 1 b thu t toán và logic (ALU) chịu trách nhiệm xử lý dữ liệu, thực hiện các phép toán số học (c ng, trừ, nhân, chia) và các phép toán logic AND, OR,NOT,EXCLUSIVE- OR.
BUS
Bus là các đường dẫn dùng để truyền thông b n trong PLC. Thông tin được truyền theo dạng nhị phân, theo nh m bit, mỗi bit là m t số nhị phân 1 hoặc 0, tư ng tự các trạng thái on/off của t n hiệu nào đ . Thu t ngữ từ được sử dụng cho nh m bit tạo thành thông tin nào đ . Vì v y m t từ 8 - bit c thể là số nhị phân
SVTH : NGUYỄN HỮU AN - NGÔ DUY TÂN Page 46
00100110. Cả 8- bit này được truyền thông đồng thời theo dây song song của chúng. Hệ thống PLC c 4 loại bus.
1) Bus dữ liệu: tải dữ liệu được sử dụng trong quá trình xử lý của CPU. B xử lý 8- bit c 1 bus dữ liệu n i c thể thao tác các số 8- bit, c thể thực hiện các phép