e) Tính chất và một số hệ thức cơ bản
2.1.4.Các hệ mạch logic
Các phép toán và định lý của đại số Boole giúp cho thao tác các biểu thức logic. Trong thu t thực tế là cách nối cổng logic của các mạch logic với nhau (theo ết cấu đã tối giản nếu c ). Để thực hiện m t bài toán điều hiển phức tạp, số mạch logic s phụ thu c vào số lượng đầu vào và cách giải quyết bằng loại mạch logic nào, sử dụng các phép toán hay định lý nào. Đây là m t bài toán tối ưu nhiều hi c
SVTH : NGUYỄN HỮU AN - NGÔ DUY TÂN Page 38
hông chỉ m t lời giải. Tuỳ theo loại mạch logic mà việc giải các bài toán c những phư ng pháp hác nhau. Về c bản các mạch logic được chia làm hai loại:
+ Mạch logic tổ hợp. + Mạch logic trình tự.
Mạch logic tổ hợp
Mạch logic tổ hợp là mạch mà đầu ra tại bất ỳ thời điểm nào chỉ phụ thu c tổ hợp các trạng thái của đầu vào ở thời điểm đ . Như v y, mạch hông c phần tử nhớ. Theo quan điểm điều hiển thì mạch tổ hợp là mạch hở, hệ hông c phản hồi, nghĩa là trạng thái đ ng mở của các phần tử trong mạch hoàn toàn hông bị ảnh hưởng bởi trạng thái t n hiệu đầu ra.
S đồ mạch logic tổ hợp như hình 2.4.
Hình 2.4 : Mạch tổ hợp
Với mạch logic tổ hợp tồn tại hai loại bài toán là bài toán phân tích và bài toán tổng hợp.
+ Bài toán phân t ch c nhiệm vụ là từ mạch tổ hợp đã c , mô tả hoạt đ ng và viết các hàm logic của các đầu ra theo các biến đầu vào và nếu cần c thể xét tới việc tối thiểu hoá mạch.
+ Bài toán tổng hợp thực chất là thiết ế mạch tổ hợp. Nhiệm vụ ch nh là thiết ế được mạch tổ hợp thoả mãn y u cầu thu t nhưng mạch phải tối giản. Bài toán tổng hợp là bài toán phức tạp, vì ngoài các y u cầu về chức năng logic, việc tổng hợp mạch còn phụ thu c vào việc sử dụng các phần tử, chẳng hạn như phần tử là các loại: r le - công tắc t , loại phần tử h nén hay loại phần tử là bán dẫn, vi mạch... Với mỗi loại phần tử logic được sử dụng thì ngoài nguy n lý chung về mạch logic còn đòi h i phải bổ sung những nguy n tắc ri ng lúc tổng hợp và thiết ế hệ thống.
Đồ Án Môn Học Điều Khiển Tự Động 2012
SVTH : NGUYỄN HỮU AN - NGÔ DUY TÂN Page 39
V dụ : mạch logic tổ hợp như hình 2.5
Hình 2.5 s đồ tổ hợp
Mạch logic trình tự
Mạch trình tự hay còn gọi là mạch dãy (sequential circuits) là mạch trong đ trạng thái của t n hiệu ra hông những phụ thu c t n hiệu vào mà còn phụ thu c cả trình tự tác đ ng của t n hiệu vào, nghĩa là mạch c nhớ các trạng thái. Như v y, về mặt thiết bị thì ở mạch trình tự hông những chỉ c các phần tử đ ng mở mà còn c cả các phần tử nhớ.
S đồ nguy n lý mạch logic trình tự như hình 2.6
Hình 2.6: Mạch trình tự
Xét mạch logic trình tự như hình 1.7. Xét hoạt đ ng của mạch hi thay đổi trạng thái đ ng mở của x1 và x2 . Biểu đổ hình 1.7b mô tả hoạt đ ng của mạch, trong biểu đồ các nét đ m biểu hiện t n hiệu c giá trị 1, còn nét mảnh biểu hiện t n hiệu c giá trị 0.
SVTH : NGUYỄN HỮU AN - NGÔ DUY TÂN Page 40
Từ biểu đồ hình l.7b thấy, trạng thái z = 1 chỉđạt được hi thao tác theo trình tự x1 = 1, tiếp theo x2 = 1. Nếu cho x2 = 1 trước, sau đ cho x1 = 1 thì cả y và z đều hông thể bằng 1.
Để mô tả mạch trình tự c thể dùng bảng chuyển trạng thái, dùng đồ hình
trạng thái Mealy, đồ hình trạng thái Moore hoặc dùng phư ng pháp lưu đồ. Trong đ phư ng pháp lưu đồ c dạng trực quan h n. Từ lưu đồ thu t toán dễ dàng
chuyển sang dạng đồ hình trạng thái Mealy hoặc đồ hình trạng thái Moore, và từ đ c thể thiết ế được mạch trình tự.
Với mạch logic trình tự cũng c bài toán phân t ch và bài toán tổng hợp.