BÀI 04 : MẠCH LOGIC MSI
3. Mạch ghép kênh
3.1. Tổng quát
Mạch ghép kênh, đa hợp (Multiplexer-MUX) là 1 dạng mạch t hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các kênh vào) để đưa tới 1 ngõ ra (gọi là kênh truyền n i tiếp). Việc chọn đường nào trong các đường ngõ vào do điều khiển bởi m s .
79
M s này là dạng s nhị ph n, tuỳ t hợp s nhị ph n này mà ở bất kì thời điểm nào chỉ cĩ 1 ngõ vào được chọn và cho phép đưa tới ngõ ra. Các mạch ghép kênh thường gặp là 2 sang 1, 4 sang 1, 8 sang 1 … Nĩi chung là từ 2n sang 1.
Các mạch ghép kênh ít ngõ vào cĩ thể được kết hợp với nhau để tạo mạch ghép kênh nhiều ngõ vào. Ví dụ để tạo mạch ghép kênh 16:1 ta cĩ thể dùng IC 74LS150 hoặc các IC tư ng t , nhưng cĩ 1 cách khác là ghép 2 IC 74LS151
Các d liệu nhị ph n nhiều bit, ch ng hạn m ASCII, word,... thường được xử lí song song, tức là tất cả chúng được làm 1 lúc. Trong máy tính, d liệu được di chuyển từ n i này đến n i khác cùng 1 lúc trên các đường dẫn điện song song gọi là các bus. Khi d liệu được truyền đi qua khoảng cách dài ch ng hạn hàng chục mét thì cách truyền song song khơng cịn thích hợp vì t n nhiều đường d y, g y nhiễu, .... Lúc này mạch dồn kênh cĩ thể dùng như mạch chuyển đ i song song sang n i tiếp tư ng t như mạch ghi dịch mà ta đ xét ở ph n trước.
Các mạch dồn kênh với hoạt động logic như đ xét ở trước ngồi cách dùng để ghép nhiều đường ngõ vào cịn cĩ thể dùng để thiết kế mạch t hợp đơi khi rất dễ dàng vì : Khơng c n phải đ n giản biểu thức nhiều,thường dùng ít IC và dễ thiết kế.
3.2. Mạch ghép 2 kênh sang 1 Hình 7.20: Mạch ghép 2 k nh sang 1 Mạch điện logic: Hình 7.21: Mạch ghép 2 k nh sang 1 3.3. Mạch ghép 4 kênh sang 1 Hình 7.22: Mạch ghép k nh 4 sang 1 và bảng trạng thái
80 Khi EN = 1 S1S0 = 00, d liệu ở I0 sẽ đưa ra ở Y S1S0 = 01, d liệu ở I1 sẽ đưa ra ở Y S1S0 = 10, d liệu ở I2 sẽ đưa ra ở Y S1S0 = 11, d liệu ở I3 sẽ đưa ra ở Y
Do đĩ biểu thức logic c a mạch khi cĩ thêm ngõ EN là: Y =EN.S1S0I0 + EN.S1SI1 + EN.S1S0I2 + EN.S1S0I3
Hình 7.23: Mạch ghép k nh 4 sang 1 dùng cổng logic