BÀI 4 : MẠCH ĐẾM VÀ THANH GHI
4.2. THANH GHI:
4.2.3. Thanh ghi vào song song ra song dịch trái:
Trong sơ đồ trên người ta thêm 1 mạch điều khiển ra dùng 4 cổng AND 2 lối vào. Hoạt động của sơ đồ như sau:
Trước tiên dùng xung xoá CLR = 0 để xoá, lối ra Q1Q2Q3Q4 = 0000 Các số liệu cần ghi được đưa vào lối vào D1D2D3D4.
Khi có xung điều khiển ghi đưa vào lối vào CLK, dữ liệu được nạp vào bộ nhớ song song và cho lối ra song song Q1Q2Q3Q4 = D1D2D3D4.
Mỗi lối ra Q được đưa vào 1 lối vào của các cửa AND. Muốn cho dữ liệu ra thẳng lối ra thì lối “Điều khiển ra” phải bằng 1. Nếu chưa muốn cho dữ liệu ra lối ra thì để “Điều khiển ra” bằng 0.
4.3. GIỚI THIỆU IC:
+ IC đếm BCD 74LS90
+ IC đếm nhị phân 4 bít 74LS92
+ IC đếm lên xuống nhị phân 4 bít 74LS192, 74Ls193
+ IC ghi dịch 8 bít 74LS164
BÀI TẬP:
1. Bộ đếm ở hình 3.19 bắt đầu ở trạng thái 0000, sau đó xung nhịp được đưa vào. Sau một thời gian, xung nhịp bị ngắt và FF bộ đếm hiển thị 0011. Có bao nhiêu xung nhịp đã xảy ra?
2. Xác định modul của bộ đếm trong hình 3.20 và tần số tại đầu ra QD khi tần số xung nhịp là 1Hz.
3. Xây dựng bộ đếm modul 60 không đồng dùng FF JK.
4 Cho giản đồ thời gian của một bộ đếm, vẽ sơ đồ của bộ đếm đó và giải thích hoạt động.
5. Hãy thiết kế bộ khơng đồng bộ N = 5 6. Hãy thiết kế bộ đếm đồng bộ N = 13.
7. Hãy thiết kế bộ đếm đồng bộ và không đồng bọ N = 23
8. Vẽ sơ đồ bộ ghi dịch nối tiếp 4 bit vừa dịch phải vừa dịch trái.
9. Nội dung thanh ghi nối tiếp dịch phải abcd = 0101, với d là cột có trọng số nhỏ nhất. dãy dữ liệu vào là 10011 (bit cuối cùng là bit có trọng số nhỏ nhất), được nạp tuần tự vào thanh ghi. hãy vẽ đồ thị thời gian của bốn đầu ra của các ff a, b, c, d sau 5 xung nhịp.
CLK QA
QB QC