BÀI 7 : KỸ THUẬT AD C DAC
7.2. MẠCH CHUYỂN ĐỔI TƯƠNG TỰ SỐ (ADC)
7.2.1. Tổng quát về chuyển đổi ADC
Bộ biến đổi tương tự số ADC là mạch biến đổi tín hiệu tương tự thành tín hiệu số có mã số tỉ lệ với giá trị biên độ tín hiệu tương tự ở lối vào. Giá trị của mã nhị phân ở lối ra của DAC biễu diễn độ lớn của tín hiệu tương tự tại thời điểm thực hiện phép biến đổi.
7.2.2. Vấn đề lấy mẫu và duy trì mẫu
Một vài loại DAC địi hỏi tín hiệu giữ ngun khơng đổi trong thời gian thực hiện quá trình biến đổi, cịn đối với một số khác điều kiện trên không cần thiết. Đối với loại DAC địi hỏi tín hiệu khơng đổi trong q trình biến đổi thì có thể dùng mạch lấy mẫu và duy trì mẫu đặt vào giữa lối vào của bộ DAC.
Mạch duy trì mẫu và lấy mẫu có chức năng sau: lấy mẫu ở những thời điểm xác định và duy trì giá trị đó cho đến thời điểm lấy mẫu tiếp theo.
Hình 7.6. Trình bày dạng tín hiệu lối vào và ra của mạch lấy mẫu và duy trì mẫu. Trong đó: hình 7.6.a là tín hiệu tương tự, hình 7.b.b là dãy xung điều khiển hoạt động bộ lấy mẫu, hình 7.6.c là tín hiệu ra của bộ lấy mẫu.
U t Hình 7.6: Dạng tín hiệu vào ra t t U U
7.2.3. Mạch ADC dùng điện áp tham chiếu nấc thang:
Trên hình 7.7 giới thiệu sơ đồ khối của bộ ADC kiểu bậc thang. Nguyên tắc hoạt động của nó như sau:
Chu trình biến đổi bắt đầu khi xung start xoá bộ đếm nhị phân n bit. Với Vo nhỏ hơn Vi lối ra bộ so sánh ở mức 1, cổng AND mở cho các xung Clock vào bộ đếm. Số đếm tăng dần tới khi Vo bắt đầu vượt quá VI, lối ra của bộ so sánh sẽ trở về 0 và khoá cổng AND lại.
Mã số lối ra của bộ đếm lúc này tương ứng với độ lớn điện thế tương tự cần biến đổi. Nếu đo dạng sóng Vo trong một chu kỳ biến đổi, ta sẽ thấy một sóng hình bậc thang.
ADC loại này có kết cấu đơn giản nhưng có nhược điểm là thời gian biến đổi phụ thuộc vào độ lớn điện thế cần biến đổi.
7.2.4. Mạch ADC gần đúng liên tiếp:
- + OA1 VI DAC Bộ đếm n bit Bộ so sánh Clock Vo Start (Reset) Đầu ra số n bit
Hình 7.7: Sơ đồ khối bộ ADC
- + OA1 VI DAC Bộ đếm tiến/lùi n bit. Bộ so sánh Clock Vo Đầu ra số n bit Hình 7.8: Mạch ADC gần đúng U/D
Trên hình 7.8 vẽ sơ đồ khối của ADC bám sát. Nếu giá trị VI chỉ biến đổi quanh một giá trị nào đó thì loại ADC này tiện lợi hơn. nguyên tắc của nó là dùng bộ đếm lên/xuống. Mạch được thiết kế sao cho nếu Vo<VI (điện thế lối ra của bộ so sánh bằng 1), bộ đếm sẽ ở trạng thái đếm lên. Nếu Vo>VI (thế lối ra của bộ so sánh bằng 0) thì bộ đếm sẽ ở trạng thái đếm xuống. Như vậy thế lối ra của DAC có xu hướng bám sát thế lối vào cần biến đổi.
7.2.5. Mạch ADC chuyển đổi song song:
Xét một bộ biến đổi 3 bit thực hiện theo phương pháp song song như hình 7.13. Với 3 bít có thể biểu diễn 23=8 số khác nhau, kể cả số 0 (khơng). Do đó cần có 7 bộ so sánh, 7 điện áp chuẩn từng nấc được tạo ra bởi các phân áp. Nếu điện áp vào không vượt ra khỏi giới hạn dải từ 5/2 ULSB đến 7/2 ULSB thì các bộ sao sánh từ thứ 1 đến thứ 3 xác lập ở trạng thái “1”, còn các bộ so sánh từ thứ 4 đến thứ 7 xác lập ở trạng thái “0”. Các mạch logic cần thiết để diễn đạt trạng thái này thành số 3. Theo bảng 7.14 cho quan hệ giữa các trạng thái của các bộ so sánh với các số nhị phân tương ứng. Nếu điện áp vào bị thay đổi đi có thể sẽ nhận được kết quả sai do đó bộ mã hố ưu tiên khơng thể đấu trực tiếp đến các lối ra của các bộ so sánh. Ta hãy xét đến chẳng hạn việc chuyển từ số 3 sang số 4 (do đó, trong mã nhị phân là từ 011 đến 100). Nếu bit già do thời gian trễ sẽ giảm đi mà thay đổi trạng thái của mình sớm hơn các bít khác thì sẽ xuất hiện số 111, tức là số 7. Trị số sai tương ứng với một nửa dải đo. Bởi vì các kết quả biến đổi A/D, như đã biết, được ghi vào bộ nhớ, như vậy là tồn tại một xác xuất nhất định để nhận được một trị số hồn tồn sai. Có thể giải quyết vấn đề này bằng cách, chẳng hạn, dùng một bộ nhớ - trích mẫu để ngăn sự biến động điện áp vào trong thời gian đo. Tuy nhiên, phương pháp này đã hạn chế tần số cho phép của điện áp vào, bởi vì cần phải có thời gian xác lập cho mạch nhớ - trích mẫu. Ngồi ra khơng thể loại bỏ hoàn toàn xác xuất thay đổi trạng thái ra của các bộ so sánh, bởi vì các mạch nhớ - trích mẫu hoạt động nhanh có độ trơi đáng kể.
Hình 7.9: Bộ biến đổi A/D làm việc theo phương pháp song song
Nhược điểm này có thể được khắc phục bằng cách sau mỗi bộ so sánh, ta dùng một trigơ với tư cách là một bộ nhớ đệm lật theo sườn để nhớ các trị analog. Trigơ này, dưới tác dụng của tín hiệu nhịp sẽ khởi động cho các trigơ tiếp sau. Ở trường hợp này bảo đảm giữ nguyên trạng thái dừng trên lối ra bộ mã hoá ưu tiên khi tác động sườn xung để khởi động trigơ.
Như đã thấy rõ ở bảng 1, các bộ so sánh xác lập ở trạng thái “1” theo trình tự từ dưới lên trên. Trình tự này sẽ khơng được đảm bảo nếu các sườn xung là dựng đứng. Bởi vì do có sự khác nhau về thời gian trễ của các bộ so sánh nên có thể sẽ chuyển sang một trình khác. Trong các tình huống xác định, trạng thái q độ này có thể được ghi vào các trigơ như là khi sườn xung khởi động trigơ và sườn tín hiệu trùng nhau. Tuy nhiên, bộ mã hoá ưu tiên đã cho phép tránh được điều này nhờ tính chất là: nó khơng chú ý đến các bít trẻ “1” .
Bảng 7.14: Sự biến đổi trạng thái trong bộ biến đổi A/D song song tuỳ thuộc vào điện áp lối vào.
Điện áp vào Trạng thái của các bộ so sánh Số nhị phân
Số thập phân tương ứng
Ue/ULSB K7 K6 K5 K4 K3 K2 K1 Z2 Z1 Z0
1 0 0 0 0 0 0 1 0 0 1 1 2 0 0 0 0 0 1 1 0 1 0 2 3 0 0 0 0 1 1 1 0 1 1 3 4 0 0 0 1 1 1 1 1 0 0 4 5 0 0 1 1 1 1 1 1 0 1 5 6 0 1 1 1 1 1 1 1 1 0 6 7 1 1 1 1 1 1 1 1 1 1 7
Thời gian lấy mẫu cần phải nhỏ hơn thời gian trễ của bộ so sánh, cịn điểm bắt đầu của nó được xác định bởi sườn xung khởi động. Sự khác nhau về thời gian trễ đã gây ra độ bất định thời gian(khe) của mẫu. Để giảm nhỏ trị số của nó đến mức đã tính tốn trong mục trước, tốt nhất là sử dụng các bộ so sánh có khả năng giảm nhỏ thời gian trễ. Nhờ các tầng làm việc song song nên phương pháp biến đổi A/D vừa mô tả là nhanh nhất.
BÀI TẬP:
1. Giả sử ADC dạng sóng bậc thang ở hình 5.20 có các thơng số sau đây: tần số xung nhịp = 1Mz; VT = 0.1mV; DAC có đầu ra cực đại = 10.23V và đầu vào 10 bit. Hãy xác định: a. Giá trị số tương đương cho VA = 3.728V
b. Thời gian chuyển đổi
c. Độ phân giải của bộ chuyển đổi này.
2. So sánh thời gian chuyển đổi của ADC 10 bit có dạng sóng bậc thang và SAC 10 bit. Giả thiết cả hai đều áp dụng tần số xung nhịp 500kHz.
3. Hãy nêu nguyên nhân và cách làm nhỏ sai số lượng tử cảu ADC.
TÀI LIỆU THAM KHẢO
[1] Mạch điện tử (tập 1 – 2), Nguyễn Tấn Phước, NXB TP HCM, 2005
[2] Kỹ thuật xung cơ bản và nâng cao, Nguyễn Tấn Phước, NXB TP HCM, 2002 [3] Kỹ thuật số, Nguyễn Thuý Vân, NXB KHKT, 2004
[4] Kỹ thuật điện tử số, Đặng Văn Chuyết, NXB Giáo dục. [5] Cơ sở kỹ thuật điện tử số, Vũ Đức Thọ, NXB Giáo dục.