Mơ hình điều khiển cơ điện mơ hình bàn dao

Các khối của mơ hình được mơ hình tốn như sau:

3.3.1. Khối khuếch đại

Áp dụng định lý Kirchhoff 2 cho khối khuếch đại trên hình 3.12 ta có phương trình sau: 𝑅𝑐𝐶𝑐𝑑𝑢𝑝𝑧𝑡

𝑑𝑡 + 𝑢𝑝𝑧𝑡 = 𝑢𝑖𝑛 (3.1)

33

 Rc là điện trở của bộ khuếch đại,

 Cc điện dung của bộ khuếch đại,

 upzt điện áp đầu ra của bộ khuếch đại,

 uin điện áp đầu vào của bộ khuếch đại.

3.3.2. Khối cơ cấu chấp hành áp điện PZT

Theo thông số chế tạo PZT từ nhà sản xuất ta có:

𝑦0 = 𝑛𝑑33𝑢𝑝𝑧𝑡 (3.2)

𝑦𝑝𝑧𝑡 = 𝑘𝑝𝑧𝑡 𝑘𝑝𝑧𝑡+ 𝑘𝑖𝑛𝑦0

(3.3)

Trong đó:

 y0 là chuyển vị không tải của PZT,

 n là số lớp PZT,

 d33 đặc tính vật liệu PZT,

 ypzt là chuyển vị của PZT khi có tải.

 kpzt độ cứng của PZT,

 kin độ cứng đầu vào của cơ cấu.

Kết hợp phương trình (3.1) và (3.3), sau đó biến đổi Laplace ta có hàm truyền của PZT: 𝐺𝑝𝑧𝑡(𝑠) = 𝑦𝑝𝑧𝑡 𝑢𝑖𝑛(𝑠)= 𝑛𝑑33𝑘𝑝𝑧𝑡/(𝑘𝑝𝑧𝑡+ 𝑘𝑖𝑛) 𝑅𝑐𝐶𝑐𝑠 + 1 (3.4)

3.3.3. Khối cơ cấu mềm

Theo tài liệu tài liệu [7], phương trình vi phân của khối cơ cấu mềm

Trong đó:

 m khối lượng của cơ cấu mềm.

𝑚𝑦̈𝑜𝑢𝑡+ 𝑏𝑦̇𝑜𝑢𝑡+ 𝑘 =𝐹𝑖𝑛 (3.5)

34

 b hệ số giảm chấn của cơ cấu mềm.

 k độ cứng của cơ cấu mềm.

 yout chuyển vị của cơ cấu mềm.

Biến đổi Laplace của phương trình (3.5) – (3.6) ta có hàm truyền của cơ cấu mềm như sau:

Kết hợp phương trình (3.4) – (3.7) ta có hàm truyền của hệ thống như sau: (3.8) Trong đó:  n = 10  d33 = 500  kamp = 7.5  kpzt = 60 N/um  kin = 31.1 N/um  Rc = 50 Ω  Cc = 18uF  m = 0.8kg  b= 0.0996  k = 10.35 N/um

Thay giá trị trên vào hàm truyền hệ thống (3.8) ta có:

𝐺𝑠(𝑠) = 768100 720.8𝑠2+ 89.74𝑠 + 9325 (3.9) 𝐺𝑠𝑡𝑎𝑔𝑒(𝑠) = 𝑦𝑜𝑢𝑡(𝑠) 𝑦𝑝𝑧𝑡(𝑠)= 𝑘𝑖𝑛 𝑚𝑠2+ 𝑏𝑠 + 𝑘 (3.7) 𝐺𝑠(𝑠) = 𝐺𝑝𝑧𝑡(𝑠)𝐺𝑠𝑡𝑎𝑔𝑒(𝑠) = 𝑦𝑜𝑢𝑡(𝑠) 𝑢𝑖𝑛(𝑠) =𝑛𝑑33𝑘𝑎𝑚𝑝𝑘𝑝𝑧𝑡𝑘𝑖𝑛/(𝑘𝑝𝑧𝑡+ 𝑘𝑖𝑛) (𝑅𝑐𝐶𝑐𝑠 + 1)(m𝑠2+ 𝑏𝑠 + 𝑘)

35

Trong mơ hình tốn này khâu trễ phi tuyến của cơ cấu chấp hành PZT không được đưa vào, để khắc phục vấn đề này, thuật tốn PID vịng kín sẽ được sử dụng để khắc phục sai số do khâu trễ phi tuyến gây ra.

36

Chương 4: THIẾT KẾ BỘ ĐIỀU KHIỂN PID

Mơ hình tốn (3.9) khơng có khâu trễ phi tuyến của cơ cấu chấp hành PZT (trong khi đáp ứng mơ hình thật có khấu trễ PZT), nếu sử dụng các thuật tốn khác cần sự chính xác của mơ hình tốn như sliding mode control khi áp dụng lên mơ hình thật sẽ gặp nhiều sai số. Do vậy thuật tốn PID vịng kín với đặc điểm đáp ứng ngõ ra khơng phụ thuộc vào mơ hình tốn mà chỉ phụ thuộc vào các các giá trị Kp, Ki, Kd; sai số xác lập và thời gian lấy mẫu sẽ là giải pháp phù hợp áp dụng trong trường hợp này. Mơ hình tốn được sử dụng để thiết kế sơ bộ bộ điều khiển PID mơ phỏng, sau đó bộ PID này áp dụng lên mơ hình thật, như thế sẽ giảm cơng sức và thời gian cho việc dị tìm thơng số Kp, Ki, Kd.

Trong đề tài này đối tượng điều khiển là chuyển vị bàn dao và điện áp cấp cho bộ driver có hàm truyền như cơng thức (4.2), người nghiên cứu đề xuất sử dụng 2 phương pháp tìm bộ PID cho đối tượng điều khiển này: (1) Tìm bộ PID theo phương pháp Ziegler Nichols 2. (2) Sử dụng thuật tốn GA để tìm bộ PID tối ưu dựa trên bộ điều khiển PID được tìm bằng phương pháp Ziegler Nichol 2.

PID(s) ZOH Gs(s) y(t) u(k) u(t) r(t) e(t) e(k) T H(s) + -

Hình 4.1: Sơ đồ điều khiển hệ thống sử dụng bộ điều khiển PID số

37 𝑌𝑜𝑢𝑡(𝑠) 𝑅(𝑠) = 𝐺𝑃𝐼𝐷(𝑠) ∗ 𝐺𝑍𝑂𝐻(𝑠) ∗ 𝐺𝑠(𝑠) 1 + 𝐺𝑃𝐼𝐷(𝑠) ∗ 𝐺𝑍𝑂𝐻(𝑠) ∗ 𝐺𝑠(𝑠) (4.1) Thay (2.2), (2.3) và (3.9) và (4.1) ta có 𝑌𝑜𝑢𝑡(𝑠) 𝑅(𝑠) = (𝐾𝑃 +𝐾𝑠𝐼 + 𝐾𝐷𝑠) ∗1 − 𝑒𝑠−𝑇𝑠∗ 768100 720.8𝑠2+ 89.74𝑠 + 9325 1 + (𝐾𝑃 +𝐾𝑠𝐼 + 𝐾𝐷𝑠) ∗1 − 𝑒𝑠−𝑇𝑠∗ 768100 720.8𝑠2+ 89.74𝑠 + 9325 (4.2)

(4.2) là hàm truyền của hệ thống dùng để thiết kế bộ điều khiển PID ở các phần sau.

4.1. Thiết kế bộ điều khiển PID theo phương pháp Ziegler Nichol 2:

Theo phương pháp Ziegler Nichol 2 (mục 2.4), tăng dần giá trị Kp và quan sát đáp ứng của hệ; đến khi đáp ứng của hệ đạt dao động như hình 4.2; khi đó Kgh=2.45, chu kì dao động của hệ là Tgh=1s.

Thời gian (giây)

C hu yể n vị ( µm )

x=0.51 x=1.51 Giá trị mong muốn

Giá trị thực tế

Tgh = 1s

Kgh =2.45

38

Theo cơng thức tính bộ điều khiển PID thoe Ziegler Nichol 2 (2.4), 2.5), (2.6) ta có

KP_ZN2 = 0.6Kgh = 0.6*2.45= 1.47

Ti = 0.5Tgh = 0.5*1 = 0.5  KI_ZN2 = KI_ZN2/Ti= 1.47/0.5 = 2.94

Td = 0.125Tgh = 0.125 *1 =0.125  KD_ZN2 = Td*K P_ZN2 =

0.125*1.47=0.18375

Áp dụng bộ điều khiển PID tìm được trên ta có đáp ứng của đối tượng điều khiển như hình 4.3 dưới:

Thời gian (giây)

C hu yể n vị ( µm )

Giá trị mong muốn Giá trị thực tế y=1.18

KP_ZN2 =1.47 KI_ZN2 = 2.94 KD_ZN2 = 0.18375

Hình 4.3: Đáp ứng chuyển vị bàn dao với bộ PID từ phương pháp Ziegler- Nichol 2

Nhận xét: Dựa vào biều đồ Hình thấy rằng bộ điều khiển PID từ thuật toán Ziegler Nichol 2 đáp ứng được yêu cầu chuyển vị độ phân giải 1um, nhưng thời gian xác lập quá lớn 10s, giai đoạn đáp ứng đầu có dao động.

39

4.2. Thiết kế bộ điều khiển PID bằng thuật tốn tối ưu hóa GA

Để nâng cao chất lượng điều khiển, thuật tốn GA được sử dụng để tìm bộ PID tối ưu [KP_opt, KI_opt, KD_opt] với giải thiết rằng bộ PID này sẽ nằm quanh giá trị bộ điều khiển PID đã tìm được từ phương pháp Ziegler Nichol 2 [KP_ZN2, KI_ZN2, KD_ZN2]

Quy trình thiết kế bộ điều khiển PID và thực nghiệm trên mơ hình thể hiện Hình 4.5. Đầu tiên, sẽ thực hiện chạy thuật tốn GA tìm bộ điều khiển PID tối ưu tren máy tính bằng phần mềm Matlab, sau đó áp dụng trên mơ hình thực nghiệm. Thuật toán GA sẽ tạo ra các bộ PID [KP_x, KI_x, Kd_x] thông qua lai ghép, chọn lọc, đột biến, áp dụng các bộ PID lên mơ hình tốn hệ thống (4.4), dựa trên hàm mục tiêu chương trình chọn được bộ PID tối ưu nhất [KP_opt, KI_opt, Kd_opt]. Bộ điều khiển PID tối ưu này sẽ được áp dụng trên mơ hình thật, như vậy sẽ giảm thời gian, cơng sức dị tìm thơng số bộ trên mơ hình thật PID.

Trong luận văn này, người nghiên cứu sử dụng cơng cụ tối ưu hóa GA được hỗ trợ bởi phần mềm Matlab 2014 để tìm các giá trị tối ưu của bộ điều khiển PID [KP_opt, KI_opt, Kd_opt] để thỏa mãn các hàm mục tiêu (4.4), (4.5), (4.6). Giải thuật GA được sử dụng có các tham số như sau: Số thế hệ 5, kích thước quần thể 300, tần suất lai ghép 0.8, xác xuất đột biến 0.1.

40

Khởi tạo quần thể ngẫu nhiên

ban đầu với cá thể là bộ thông số [Kp_ZN2, KI_ZN2, KD_ZN2]

Bắt đầu

Mô phỏng đáp ứng sai số chuyển vị của

bàn dao e(t)

Hội tụ?

Lựa chọn giải pháp tốt nhất

[Kp_opt, KI_opt, KD_opt]

Chọn lọc Lai tạo Đột biến Các thủ tục của GA Sản sinh thế hệ mới [Kp_x, KI_x, KD_x] Kết thúc Ước lượng giá trị

hàm mục tiêu

Đúng Sai

41

Khởi tạo các tham số

Thuật toán GA

Bộ điều khiển PID số Hàm mục tiêu

Cơ cấu bàn dao y(t)

r(t) e(t) u(t)

Kp_opt KI_opt KD_opt

ZOH u(k) e(k)

Hình 4.5: Lưu đồ điều khiển cơ cấu ăn dao dùng PID tạo ra từ giải thuật GA

Trong đó:

 𝑌𝑜𝑢𝑡(𝑠): Chuyển vị thực tế bàn dao  𝑅(𝑠): Chuyển vị mong muốn

 E(s) = 𝑅(𝑠)- 𝑌𝑜𝑢𝑡(𝑠): Sai số (4.3)

 Uin(s): Ngõ ra bộ điều khiển PID

 𝐺𝑃𝐼𝐷(𝑠): Hàm truyền bộ điều khiển PID theo công thức (2.2)  𝐺𝑠(𝑠): Hàm truyền mơ hình bàn dao theo cơng thức (3.9)

Với yêu cầu điều khiển chuyển vị cơ cấu bàn dao chính xác đến cỡ micron, người thực hiện đề tài đề xuất tìm bộ PID với hàm mục tiêu theo 3 phương án:

 Tiêu chuẩn IAE (Integral of the Absolute Magnitude of the Error - tích phân trị tuyệt đối biên độ sai số)

min {𝐽1 = ∫ |𝑒(𝑡)|𝑑𝑡

∞

0

} (4.4)

 Theo tiêu chuẩn ITAE (Integral of Time multiplied by the Absolute Value of the Error- )

42 min {𝐽2 = ∫ 𝑡|𝑒(𝑡)|𝑑𝑡

∞ 0

} (4.5)

 Tiêu chuẩn ISE (Integral of the Square of the Error – tích phân của bình phương sai số)

min {𝐽3 = ∫ 𝑒2(𝑡)𝑑𝑡

∞

0

} (4.6)

Để giới hạn không gian tìm kiếm, giả thiết bộ thơng số PID tối ưu sẽ nằm quanh bộ thơng số tìm được bằng phương pháp Ziegler Nichol 2 [KP_ZN2, KI_ZN2, KD_ZN2], Theo tài liệu [8] người nghiên cứu đề xuất khơng gian tìm kiếm như sau:

α*KP_ZN2 < KP_ZN2< β* KP_ZN2 α*KI_ZN2 < KI_ZN2< β* KI_ZN2 α*KD_ZN2 < KD_ZN2< β* KD_ZN2

α, và β được chọn sao cho khơng gian tìm kiếm chứa được các giá trị của bộ điều khiển PID tối ưu. Theo đề xuất của người thực hiện đề tài, α=0.1 và β=10. Khi đó giới hạn dưới của vùng tìm kiếm là [0.147 0.294 0.018375], giới hạn trên của vùng tìm kiếm là [14.7 29.4 1.8375].

Bảng 4.1: Kết quả bộ điều khiển PID sau khi chạy chương trình tìm giá trị tối ưu bằng thuật toán GA

PID Ziegler Nichol

2

GA_IAE (J1) GA_ITAE (J2) GA_ISE (J3)

KP 1.47 0.4976 9.5540 1.4586

KI 2.94 23.6455 27.6672 23.3189

43

Thời gian (giây)

C h u yể n v ị ( µm ) PID(Zigler Nichol 2) PID(GA_IAE(J1)) PID(GA_ITAE(J2)) PID(GA_ISE(J3)) Giá trị mong muốn

Hình 4.6: Đáp ứng hàm nấc với 4 bộ PID

Thời gian (giây)

Ch u yể n v ị ( µm ) PID(Zigler Nichol 2) PID(GA_IAE(J1)) PID(GA_ITAE(J2)) PID(GA_ISE(J3)) Giá trị mong muốn

44

Bảng 4.2: Bảng so sánh chỉ tiêu chất lượng của các bộ điều khiển

PID PIDZiegler Nichol

2 PIDGA_IAE(J1) PIDGA_ITAE(J2) PIDGA_ISE(J3)

Độ vọt lố (%) 20 1 14 2

Thời gian xác lập (s) 7.64 0.351 1.47 3.56

Thời gian tăng (s) 0.346 0.113 0.078 0.104

Hình 4.6 và Hình 4.7 thể hiện đáp ứng hệ thống với đầu vào là hàm nấc đơn vị tương ứng với 4 bộ điều khiển PID xác định bởi các thơng số bảng 4.1.

Từ kết quả Hình 4.6, Hình 4.7 ta thấy các bộ PID tối ưu hóa bằng thuật tốn GA cho đáp ứng hệ thống đều tốt hơn so với bộ PID được xác định bằng phương pháp Ziegler Nichol 2, cả 3 bộ điều khiển PIDGA_IAE(J1), PIDGA_ITAE(J2), PIDGA_ISE(J3) đều cho sai số xác lập rất nhỏ.

Dựa vào Bảng 4.2 có thể thấy đối với các bộ PID tối ưu hóa bằng GA thời gian xác lập và thời gian lên được rút ngắn, độ vọt lố được giảm đáng kể.

Trong đó:

 Bộ điều khiển PIDGA_IAE(J1) cho kết quả đáp ứng có độ vọt lố nhỏ nhất (1um) và thời gian xác lập nhanh nhất (0.351).

 Bộ điều khiển PIDGA_ITAE(J2) làm cho thời gian tăng nhanh nhất (0.078s) nhưng cũng tạo ra độ vọt lố lớn nhất (14%).

 Bộ điều khiển PIDGA_ISE(J3) tạo ra vọt lố tương đối nhỏ (2%) nhưng tạo ra dao động (Hình 4.7) và thời gian xác lập (3.56s) lâu hơn các bộ điều khiển còn lại. Dựa trên các nhận xét trên, kết luận rằng bộ điều khiển tối ưu hóa bẳng giải thuật GA dựa trên hàm mục tiêu IAE (KP=0.4976; KI=23.6455; KD=1.8018) là tốt nhất và sẽ áp dụng trên thực nghiệm trên mơ hình thơng qua chương trình điều khiển chạy trên board STM32F407 DISCOVERY (mục 5.4.2).

45

Chương 5: THỰC NGHIỆM 5.1. Khảo sát chuyển vị của Piezo khi không tải 5.1. Khảo sát chuyển vị của Piezo khi không tải

Sau khi nghiên cứu tài liệu về nguyên lý hoạt động cơ chấp hành PZT, người nghiên cứu nhận thấy vấn đề khó nhất đối với chuyển vị cơ cấu chấp hành PZT là đặc tính trễ phi tuyến (Hysteresis), đặc tính này khiến cho khi điều khiển vịng hở, với cùng 1 điện áp cấp có thể có 2 đáp ứng chuyển vị khác nhau tùy vào chiều của chuyển vị. Cần thực nghiệm để kiểm chứng đặc tính trễ phi tuyến này đồng thời xác nhận lại các thông số của cơ cấu chấp hành như chuyển vị lớn nhất,…

Thí nghiệm được bố trí như hình 4.1, một đầu cơ cấu chấp hành PZT được tựa vào khối chữ L, khối chữ L này sẽ cố định vào mặt bàn thí nghiệm. Cơ cấu chấp hành được đặt giữa 2 khối V trong đó có 1 khối V cố định với mặt bàn, còn khối V còn lại sẽ kẹp cơ cấu chấp hành PZT. Đầu dò cảm biến GT2 –H12K tiếp xúc với đầu chuyển vị của cơ cấu chấp hành PZT. Cảm biến chuyển vị GT2-H12K cũng được cố định vào khối chữ L, có khả năng điều chỉnh theo 3 chiều nhằm dễ điều chỉnh.

46 Cảm biến đo vị trí Cơ cấu chấp hành áp điện Piezo Driver điều khiển vị trí Piezo (vịng hở) u(V) 0÷75 y1(àm)0ữ138 Biến trở Bộ chuyển đổi Màn hình hiển thị trên bộ chuyển đổi

Hình 5.2: Sơ đồ khối thí nghiệm khảo sát chuyển vị Piezo khi khơng tải

Hình 4.2 trên thể hiện quy trình thu thập dữ liệu rời rạc với hai thông số là điện áp ngõ ra của bộ khuếch đại và đáp ứng vị trí của cơ cấu chấp hành PZT.

Dùng tay chỉnh biến trở trên bộ khuếch đại từ 075V, sau đó chỉnh từ 750V mỗi mẫu cách nhau 1V, quan sát đáp ứng vị trí hiển thị lên màn hình của bộ chuyển đổi, ghi chép lại thơng số điện áp và đáp ứng vị trí hiển thị lên màn hình.

Hình 5.3: Đồ thị đáp ứng chuyển vị của Piezo khi khơng tải

Từ biểu đồ Hình 4.3 nhận thấy: khi điện áp tăng 075V đáp ứng là đường khác so với đường đặc tuyến khi điện áp cung cấp giảm 750V. Thí nghiệm này cho thấy đáp ứng vị trí của cơ cấu chấp hành Piezo bị hiện tượng trễ phi tuyến

47

(hysteresis), hệ quả lớn nhất là tại cùng 1 điện áp cấp tại 2 thời điểm khác nhau sẽ có 2 đáp ứng vị trí khác nhau.

Đáp ứng vị trí lớn nhất là 110um, khi điện áp cấp là 75V.

5.2. Khảo sát chuyển vị piezo khi kết nối cơ cấu mềm

Hình 5.4: Bố trí thí nghiệm

Đầu dị cảm biến được đặt vị vị trí đo chuyển vị của có cấu chấp hành Piezo, mục đích của thí nghiệm nhằm khảo sát đặc tuyến chuyển vị, và chuyển vị lớn nhất của cơ cấu chấp hành áp điện Piezo khi nối với với cơ cấu đàn hồi\mềm. Điều này hỗ trợ lớn để sử dụng thiết kế các bộ lọc của bộ điều khiển.

48 Cảm biến đo vị trí Cơ cấu chấp hành áp điện Piezo Driver điều khiển vị trí Piezo (vịng hở) u(V) 0ữ76 y1(àm)0÷50 Biến trở Bộ chuyển đổi Màn hình hiển thị trên bộ chuyển đổi Cơ cấu đàn hồi

Hình 5.5: Sơ đồ khối thí nghiệm khảo sát chuyển vị piezo khi kết nối cơ cấu mềm

Hình 5.6: Biểu đồ khảo sát đáp ứng vị trí của cơ cấu chấp hành áp điện piezo khi nối với cơ cấu mềm.

Biều đồ Hình 4.6 cho thấy, đặc tính Hysteresis của cơ cấu chấp hành Piezo vẫn tồn tại khi đã được gắn vào cơ cấu đàn hồi/mềm nhưng đáp ứng chuyển vị là đường khác so với khi khơng có tải, chuyển vị lớn nhất khi điện áp 75V được cung cấp là 48.1um nhỏ hơn so với khi chạy không tải.

49

5.3. Khảo sát chuyển vị của bàn dao

Hình 5.7: Thí nghiệm khảo sát chuyển vị của bàn dao

Cảm biến đo vị trí Cơ cấu chấp hành áp điện Piezo Driver điều khiển vị trí Piezo (vịng hở) u(V) 0÷75 y2(àm) 0ữ138 Biến trở Bộ chuyển đổi Màn hình hiển thị trên bộ chuyển đổi Cơ cấu đàn hồi

Hình 5.8: Sơ đồ khối thí nghiệm khảo sát chuyển vị bàn dao

Trong thí nghiệm này, đầu dị cảm biến được bố trí ở vị trí bàn dao như khi ta áp dụng bộ điều khiển vịng kín, mục đích thí nghiệm là xác định đặc tuyến chuyển vị của bàn dao và chuyển vị lớn nhất.

50

Cách thực hiện giống như 2 thí nghiệm trên, chỉnh biến trở tăng mỗi lần 1 đơn vị từ 0-75V và giảm mỗi lần 1 đơn vị từ 75-0V, đồng thời ghi chép lại thông số chuyển vị tương ứng hiển thị trên màn hình bộ chuyển đổi.

51

Hình 5.10: Biểu đồ mối quan hệ tuyến tính giữa chuyển vị ngõ vào và chuyển vị ngõ ra của cơ cấu chấp hành áp điện Piezo

Hình 4.9 cho thấy chuyển động của bàn dao khi lấy nguồn chuyển vị từ cơ cấu chấp hành Piezo cho đặc tuyến trễ phi tuyến theo thời gian. Đáp ứng chuyển vị lớn nhất của bàn dao 138um.

Hình 4.10 đáp ứng chuyển vị ngõ vào và ngõ ra cơ cấu mềm tuyến tính với nhau. Hệ số tuyến tính K≈2.8.

Điều này cho thấy hiện tượng trễ phi tuyến như đồ thị Hình 4.9 do chuyển