Hn :Ý tƣởng hệ thống nhận dạng ảnh
Hn .8 Mạch chốt kết quả ngõ ra
Một lần nữa hãy nhìn lại hình 5.6 một cái nhìn tổng thể khối điều khiển chuyển mạch để bắt đầu phân tích, đầu vào khối điều khiển chuyển mạch gồm 10 tín hiệu V_Đốt sau khi đi qua cổng NOT, 10 tín hiệu V_Đóng_băng sau khi qua cổng NOT và 10 tín hiệu nút nhất, ngõ ra mạch gồm 10 tín hiệu com_1, com_2,...,com_10 và 10 tín hiệu sig_1, sig_2,.., sig_10. Hệ thống lấy 10 tín hiệu V_đốt và 10 tín hiệu V_Đóng _băng bởi vì đây là những tín hiệu ngõ ra của hệ thống sẽ quyết định đâu là ảnh đạt ngƣỡng 5 V nhanh nhất trong q trình kiểm tra, tín hiệu nút nhấn là tín hiệu đƣợc kích hoạt khi có ảnh đƣa vào, ví dụ tín hiệu nút nhấn thứ nhất đƣợc kích hoạt lên mức logic „1‟ thi có nghĩa là ảnh thứ nhất đã đƣợc đƣa vào hệ thống để huấn luyện và kiểm tra, nếu tín hiệu nút nhấn thứ 3 đƣợc kích hoạt lên mức logic „1‟ thì có nghĩa là ảnh thứ ba đã đƣợc đƣa vô hệ thống.
39
Quan sát hình 5.6 tại thời điểm t = 0, bắt đầu q trình huấn luyện 10 tín hiệu V_Đóng_băng và 10 tín hiệu V_đốt sẽ có mức logic là „0‟ (xem hình 5.9 và hình 5.10), do đó tín hiệu S_đóng_băng và tín hiệu S_đốt (hình 5.6) sẽ có mức logic „1‟ nhƣng nếu chƣa kích hoạt tín hiệu nút nhấn để thực hiện q trình huấn luyện thì tín hiệu S_nút_nhấn vẫn là mức logic „0‟, dó đó ngõ vào flip flop D sẽ là mức logic „0‟, và đồng thời có một xung cạnh lên T = 10 µs đã đƣợc đƣa vơ flip flop D nên ngõ ra flip flop lúc này là mức logic „0, bởi vì chƣa kích hoạt huấn luyện ảnh nên tín hiệu nút nhấn và tín hiệu S_nút_nhấn sẽ là mức logic „0‟ nên tín ngõ ra tại nút 2 sẽ là mức logic „0‟, nhìn xuống thấy tín hiệu V_đốt_1 đảo sẽ có mức logic „1‟ và tín hiệu S_đốt sẽ có mức logic là „1‟ nên ngõ ra tại nút 3 có mức logic là „1‟, bởi vì trong chế độ huấn luyện thì tín hiệu sig_kiểm_tra (hình 5.7) sẽ có mức logic „0‟ do đó tín hiệu chúng ta nhận đƣợc tại nút 4 là mức logic „0‟, mức logic tại nút 2 và nút 4 là „0‟ do đó tại nút 5 sẽ có mức logic là „0‟ và cuối cùng ta nhận đƣợc tín hiệu sig_1 là mức „1‟ nhận điện áp 1,2 V ngắt chuyển mạch SW2 đồng thời đóng chuyển mạch SW1 và SW3 (hình 5.9), tƣơng tự nhƣ vậy tín hiệu com_1 là mức „1‟ làm ngắt chuyển mạch SW32 đồng thời đóng chuyển mạch SW31 và SW33 (hình 5.10). kết luận thứ nhất tại thời điểm t = 0, trong quá trình huấn luyện khi ta chƣa kích hoạt một trong mƣời tín hiệu nút nhấn thì ngõ ra bộ điều khiển là 10 tín hiệu sig sẽ là mức „1‟ nhận điện áp 1,2 V làm ngắt các chuyển mạch SW2, SW5, SW8,...,SW29, đồng thời đóng các các chuyển mạch SW1, SW3, SW4, SW6,..., SW28, SW30 (hình 5.9), tƣơng tự nhƣ vậy 10 tín hiệu com sẽ là mức „1‟ nhận điện áp 1,2 V làm ngắt các chuyển mạch SW32, SW35, SW38,...,SW59, đồng thời đóng các các chuyển mạch SW31, SW33, SW34, SW36,..., SW58, SW60 (hình 5.10).
Tiếp tục quan sát hình 5.6 đƣa ảnh số 1 vào hệ thống bắt đầu huấn luyện, lúc này các tín hiệu S_đóng_băng và S_đốt vẫn là mức logic „1, có tín hiệu nút nhấn 1 lên mức logic „1‟ làm cho tín hiệu S_nút _nhấn nhận mức logic „1‟, vậy ngõ vào flip flop lúc này sẽ là mức logic „1‟ và trong vong 10 µs có một xung cạnh lên tác động vào flip flop làm cho ngõ ra flip flop là mức „1‟, bởi vì chỉ có tín hiệu nút_nhấn_1 là mức logic „1‟ cịn 9 tín hiệu nút_nhấn_2, nút_nhấn_3,..., nút_nhấn_9 là mức logic „0‟ nên ngõ ra flip flop XOR với tín hiệu nút_nhấn_1 thì ta nhận đƣợc mức logic „0‟, ngõ ra flip flop XOR với 9 tín hiệu nút nhấn cịn lại thì kết quả cả 9 ngõ ra là mức logic „1‟, cả 10 tín hiệu đồng loạt chạy qua cổng XOR tầng thứ hai của mạch tín hiệu cịn lại của cổng XOR tầng thứ hai là S_nút_nhấn (chỉ cần 1 trong 10 tín hiêu nút_nhấn đƣợc kích hoạt mức logic „1‟ thì tín hiệu S_nút_nhấn sẽ nhận mức logic „1‟), lúc này S_nút_nhấn có mức logic là „1‟, chúng ta quan sát tại nút 1 trong hình 5.6 ngõ ra cổng XOR tầng thứ nhất là mức logic „0‟ nên tại nút 2, ngõ vào cổng XOR tầng 2 sẽ là mức logic „0‟ và mức logic „1‟ vậy ngõ ra tại nút 2 là
40
mức logic „1‟, tƣơng tự 9 mạch còn lại ngõ ra cổng XOR tầng thứ 2 sẽ là mức logic „0‟, tiếp tục quan sát hình 5.6 bởi vì đây là chế độ huấn luyện ảnh nên tín hiệu sig_kiểm_tra sẽ là mức logic „0‟ nên ngõ ra tại nút 4 và nút 7 sẽ là mức logic „0‟ nên tại nút 5 và nút 8 sẽ nhận mức logic „1‟ làm cho tín hiêu com_1 và sig_1 nhận tín hiệu 0 V làm đóng chuyển mạch SW2 và ngắt chuyển mạch SW1 và SW3 (hình 5.9), với tín hiệu com_1 là 0 V thì sẽ làm đóng chuyển mạch SW32 và ngắt chuyển mạch SW31, SW33 (hình 5.10), với 9 mạch cịn lại bởi vì ngõ ra cổng XOR tầng thứ hai là mức logic „0‟ nên các tín hiệu sig_2, sig_3,..., sig_9 và com_2, com_3,...,com_9 sẽ là 1,2 V khơng có thay đổi gì về chuyển mạch cho 9 mạch này . Do đó chỉ có 1 mạch duy nhất hoạt động trong tại một thời điểm trong quá trình huấn luyện.
Vậy mạch thứ nhất hoạt động sẽ có tín hiệu V_đơt_1 đạt ngƣỡng 3,3 V và V_đóng_băng_1 đạt ngƣỡng 5 V, quan sát hình 5.6 khi 1 trong 10 tín hiệu V_đốt đạt mức logic „1‟ hoặc 1 trong 10 tín hiệu V_đóng_băng đạt mức logic „1‟ thì ngõ vào flip flop sẽ là 0 V, trong vịng 10 µs thì ngõ ra flip flop sẽ là mức logic „0‟, tín hiệu đi qua 2 cổng XOR liên tiếp bất chấp các tín hiệu cịn lại trong q trình huấn luyện thì vẫn nhận đƣợc tín hiệu sig 10 và tín hiệu com 10 là 1.2 V làm ngắt chuyển mạch làm mạch ở trạng thái không hoạt động ( S_đóng_băng là mức logic „0‟ thì tín hiệu 10 tín hiệu com sẽ nhận 1,2 V, S_đốt là mức logic „0‟ thì 10 tín hiệu sig sẽ nhận 1,2 V). Tƣơng tự nhƣ vậy khi đƣa ảnh số 2 vào huấn luyện thì chỉ có mạch thứ hai hoạt động cịn 9 mạch cịn khơng hoạt động.
Phân tích bộ điều khiển chuyển mạch ở quá trình kiểm tra, lúc này từng memristor trong hệ thống đã đƣợc xác định trở kháng cao hay trở kháng thấp, trong q trình kiểm tra thì tín hiệu ra cổng XOR tầng thứ 2 trong tất các 10 mạch đều là mức logic „0‟, do đó sẽ phân tích từ tín hiệu tại nút 2 trở về qua sau của hệ thống, hãy quan sát hình 5.6 tại nút 3, khi bắt đầu q trình kiểm tra thì 10 tín hiệu V_đốt sẽ là 0 V sau đó qua cổng NOT thì sẽ là 5 V, tín hiệu S_đốt cũng là 5 V vậy ngõ ra cổng XNOR trong 10 mạch lúc này mức logic „1‟ do đó ngõ ra tại nút 4, nút 5 sẽ là mức logic „1‟, tƣơng tự với 10 tín hiệu V_đóng_băng và tín hiệu S_đóng_băng, vậy bắt đầu q trình kiểm tra ta nhận đƣợc 10 tín hiệu sig là sig_1, sig_2,..., sig_10 và 10 tín hiệu com là com_1, com2,..., com10, tất cả 20 tín hiệu này sẽ là 0 V làm 20 mạch đều ở trạng thái hoạt động.
Đƣa ảnh số 1 vào kiểm tra thì trong 20 tín hiệu V_đốt chỉ có V_đốt_1 và V_đóng_băng_1 là đạt ngƣỡng nhanh nhất (hình 5.9 và hình 5.10), nếu V_đốt_1 đạt ngƣỡng nhanh nhất thì V_đốt_1 sẽ là 5 V, 9 tín hiệu V_đốt cịn lại vẫn là 0 V, xem hình 5.6 tại nút 3, tín hiệu V_đốt_1 đi qua cổng NOT thì nhận mức logic là „0‟, tín
41
hiệu S_nút_nhấn có mức logic „0‟ vậy tại ngõ ra nút 3 mạch 1 sẽ là mức logic „1‟, nhƣng tại nút 3 của 9 mạch còn lại sẽ nhận mức logic là „0‟, nhƣ vậy nút 5 và nút 8 mạch 1 sẽ là mức logic „1‟, 2 tín hiệu com_1 và sig_1 không thay đổi trạng thái chuyển mạch vẫn cho mạch hoạt động, ngƣợc lại 9 mạch còn lại thì 9 tín hiệu com_2, com_3,..., com_10 và 9 tín hiệu sig là sig_1, sig_2,..., sig_10 sẽ nhận mức điện áp là 1, 2 V làm cho ngƣng hoạt động 9 mạch này. Do đó chỉ có mạch 1 là có ngõ ra sig_1 và com_1 đạt 5 V cịn 9 mạch cịn lại sẽ có các tín hiệu sig và tín hiệu com là 0 V, kết luận đây là hình số 1 (hình 5.8) quá trình kiểm tra cũng tƣơng tự với những hình cịn lại, chúng ta tiếp tục đi vào phân tích khối tích hợp.
5.1.2 Khối mạc tíc ợp