Hn :Ý tƣởng hệ thống nhận dạng ảnh
Hn .8 Chế độ huấn luyện ảnh trạng thái đốt
Quan sát hình 3.8 ở trạng thái đốt, tại thời điểm t = 0, tín hiệu V_vào_6 nhỏ hơn điện áp VCM nên V_ra_6 sẽ nhận điện áp Vdd là 3.3 (v), lúc này V_ra_6 có điện áp lớn hơn VTH là 2 (v) nên V_Đốt_6 sẽ nhận điện áp Vss là 0 (v), V_Đốt_6 gửi tín hiệu điện áp bản thân nó về cho bộ điều khiển chuyển mạch, bộ điều khiển chuyển mạch sẽ đóng SW17 và mở SW18, để tín hiệu từ Vmem đi qua SW16 tới SW17 tiến vào khối nơron mạch.
Tại t > 0, bởi vì cấp tín hiệu vào memristor là giá trị dƣơng nên giá trị trở kháng sẽ giảm từ trở kháng cao xuống trở kháng thấp, Vmem sẽ tăng theo thời gian, khi V_vào_6 tăng lớn hơn VCM thì V_ra_6 sẽ giảm điện áp từ Vdd là 3.3 (v) về mức điện áp 0 (v), dẫn đến V_Đốt_6 sẽ tăng từ điện áp 0 (v) lên 5 (v), tại thời điểm V_Đốt_6 đạt 5 (v) thì trạng thái này gọi là trạng thái đốt và chỉ có duy nhất một khối nơron ngõ ra trong 10 khối sẽ đạt trạng thái này nhanh nhất.
21
Ngay khi, 1 trong 10 khối nơron ngõ ra đạt trạng thái đốt thì bộ điều khiển sẽ khơng cho các nơron cịn lại hoạt động mà sẽ đƣa các nơron này về trạng thái đóng băng bằng cách hở SW2 và đóng SW3 nhƣ hình 3.9, nhƣ vậy chỉ có một nơron bị đốt cháy là cho V_Đốt_6 là 5 (v) trong quá trình huấn luyện còn những nơron còn lại ngõ ra V_Đốt sẽ nhận điện áp 0 (v) tại thời điểm đó gọi là điện áp đóng băng . Chế độ thứ 3, chế độ kiểm tra có nhiệm vụ kiểm tra thời gian quá trình huấn luyện và kiểm tra ngõ ra đã đốt cháy, quan sát hình 3.10. Lúc này trên hệ thống tƣơng ứng 10 khối nơron ngõ ra sẽ có 10 Tín hiệu V_Đốt, nhƣng chỉ có 1 tín hiệu V_Đốt tại khối nơron bị đốt cháy là 5 (V), còn 9 V_Đốt còn lại sẽ nhận điện áp là 0 (v). Các memristor đƣợc sắp xếp theo giá trị tăng dần về trở kháng nên điện áp Vmem_10 sẽ có thời gian tiến đến ngƣỡng là chậm nhất trong mọi trƣờng hợp, do đó lấy thời gian Vmem_10 làm thời gian kết thúc quá trình huấn luyện ảnh, tƣơng ứng mỗi bức ảnh đƣa vào sẽ có thời gian huấn luyện khác nhau. Vmem_10 đi qua bộ so sánh, để lấy thời gian tối đa huấn luyện cho bức ảnh đó, đồng thời nó cũng đƣa giá trị điện áp ngõ ra là tín hiệu_10 về 0 (v) hoặc 5 (v) để thự hiện XOR 2 tín hiệu sử dụng nguồn TTL.
.
H n . : Chế độ kiểm tra
Ngõ ra cổng XOR trên 10 khối nơron là tín hiệu đã huấn luyện xong và có thời gian xác định cho quá trình huấn luyện, nhƣng 9 ngõ ra trong trạng thái đóng băng thì tại thời điểm kết thúc huấn luyện điện áp ra lên 5 (v), do đó tín hiệu tiếp tục đi qua cổng AND mà ngõ vào thứ 2 là V_Đốt để mục đích xác định lại chỉ lấy tín hiệu bị đốt cháy, cịn các tín hiệu khác sẽ đƣa về 0 (V).
Sau khi hiểu về 3 chế độ hoạt động của mạch thì tiếp tục làm rõ bộ điều khiển chuyển mạch trong hệ thống, nó có nhiệm vụ và cấu tạo nhƣ thế nào.
22
H n . : Bộ điều khiển chuyển mạch
Đƣợc thiết kế với mục đích, điều khiển 30 công tắc chuyển mạch là SW1, SW2,..., SW30, để nhận biết tín hiệu vào đang là ảnh số mấy, thì phải dựa vào số lƣợng pixel mức logic „1‟ từ đó suy luận và điều khiển những bộ tích hợp để phân loại tín hiệu vào thành nhóm ƣu tiên và khơng ƣu tiên.
Để biết đƣợc bộ tích hợp nào đang bị đốt và bộ tích hợp nào cần đóng băng thì dựa vào mức điện áp V_Đốt thay đổi từ 0 (v) lên 5 (v) nhanh nhất, từ đó điều khiển các chuyển mạch SW2, SW3, SW5, SW6,..., SW29, SW30, trong mỗi bộ tích hợp để đƣợc kết quả mong muốn.
Kết luận c ƣơng
3.4
Chƣơng 3 đã trình bày ý tƣởng của hệ thống để nhận dạng 10 ảnh ngõ vào, hệ thống gồm 30 tín hiệu vào lấy từ bộ nhận ảnh nhân tạo, hệ thống chia ra làm 10 khối, 10 khối này có chung 30 tín hiệu vào, mỗi khối có 30 memristor và có 1 đầu ra, trong mỗi một khối lại đƣợc chia ra làm 2 phần chính là mảng memristor và nơron ngõ ra.
Trong chƣơng 3, đã phân tích sự hoạt động của hệ thống qua 3 chế độ là chế độ phân loại, huấn luyện và kiểm tra. Để hiểu một cách trực quan thì tiếp tục đi vào chƣơng 4, chƣơng mô phỏng.
23
CHƢƠNG 4
KẾT QUẢ MƠ PHỎNG
Mơ p ỏng quá tr n uấn luyện
4.1
N n tổng thể hệ thống
4.1.1
Một lần nữa hãy quan sát lại sơ đồ hệ thống nhận dạng ảnh dùng memristor, về số lƣợng memristor, trạng thái chuyển mạch.
24
H n 4. : Tập ảnh huấn luyện
Mỗi 1 bức ảnh sẽ có 30 pixel, mỗi một pixel là một tín hiệu vào, 10 ảnh khác nhau sẽ có 10 tín hiệu vào khác nhau, thời gian huấn luyện cũng sẽ khác nhau, sau đây là quá trình nhận dạng ảnh, với ảnh vào là ảnh số 6 để có cái nhìn trực quan về hệ thống đã đề xuất.
Huấn luyện với ản vào là ảnh số 6
4.1.2
H n 4. : Kết quả 10 tín hiệu ra Vmem tƣơng ứng trên 10 mảng memristor
Trong hình 4.3 thể hiện 10 tín hiệu ngõ ra trên 10 mảng memristor tƣơng ứng Vmem 1, Vmem 2,..., Vmem 10, tín hiệu ra đƣợc sắp xếp theo thứ tự tín hiệu đạt đến ngƣỡng 3.3 (v) nhanh nhất, về nhì,.... về cuối.
25
H n 4.4: Kết quả ở chế độ phân loại
Trong chế độ phân loại thì Vmem_1, Vmem_2, Vmem_3, Vmem_4, Vmem_5
đƣợc đánh giá và đƣa vào loại 1 nên nó nhận giá trị điện áp của của 30 tín hiệu vào là hằng số trong toàn bộ thời gian của chế độ phân loại. Ngƣợc lại Vmem_6, Vmem_7, Vmem_8, Vmem_9, Vmem_10 đƣợc đánh giá và đƣa vào loại 2, những Vmem thuộc loại 2 sẽ có tín hiệu tăng theo đặc tính của memristor và S6 sẽ tăng nhanh nhất trong những tín hiệu thuộc loại 2, tiếp theo là q trình huấn luyện.
26
Hãy quan sát hình 4.5, đối với ảnh số 6 thì tại thời điểm 55 (ms) là thời gian bắt đầu chuyển giai đoạn, điện áp vào_1 đến điện áp vào_5 vẫn là hằng số, điện áp vào_6 cho đến điện áp vào_10 đang đƣợc đánh giá và xem xét. Tại thời điểm 60 (ms) là thời gian kết thúc quá trình huấn luyện, nhƣ vậy kết thúc quá trình huấn luyện chỉ có 1 ngõ ra duy nhất là ngõ ra thứ 6 bị đốt cháy ( xem hình 4.7).
H n 4.6: Kết quả điện áp ra sau quá trình huấn luyện
27
Cho nên bộ điều khiển đã đƣa tín hiệu vào_6 lên 2.5 (v) ( xem hình 4.5), cịn những tín hiệu cịn lại bị đƣa về trạng thái đóng băng nên điện áp bị kéo về 0 (v). Kết thúc quá trình huấn luyện tại 60 (ms), tiếp tục với quá trình kiểm tra.
H n 4.8: Ngõ ra khối kiểm tra
Tín hiệu ngõ ra của khối kiểm tra chính là sự kết hợp của 2 tín hiệu vào có thời gian chuyển mạch khác nhau vào cổng logic XOR sau đó tín hiệu phải đƣợc đi qua cổng logic AND để kiểm tra lại, chỉ cho tín hiệu có nơron bị đốt đến ngõ ra cịn các tín hiệu cịn lại phải trả về trạng thái đóng băng.
Kết quả mô p ỏng với 10 ảnh
4.2
Bởi vì thời gian ở chế độ phân loại rất nhỏ (diễn ra trong thời gian vài trăm nano giây) so với tồn bộ q trình huấn luyện (gần 100ms) nên trong hình ảnh hiển thị kết quả ngõ ra nhận dạng 10 ảnh, do đó sẽ khơng quan tâm đến khoảng thời gian ở chế độ phân loại (tín hiệu ngõ ra cuối cùng đƣợc đi qua bộ so sánh chuyển từ điện áp 0 (v) đến 5 (v), về điện áp 0 (v) đến 3.3 (v)
28
Bảng 4.1: Số lƣợng pixel „1‟ trên toàn bộ ảnh
Ảnh Thời gian Ảnh 1 Ảnh 2 Ảnh 3 Ảnh 4 Ảnh 5 Ảnh 6 Ảnh 7 Ảnh 8 Ảnh 9 Ảnh 0 Số pixel „1‟ 8 14 14 10 14 15 9 16 10 10 Số lƣợng pixel trong ảnh 30 30 30 30 30 30 30 30 30 30
Bảng 4.2: Thời gian huấn luyện 10 ảnh
Ảnh Thời gian Ảnh 1 Ảnh 2 Ảnh 3 Ảnh 4 Ảnh 5 Ảnh 6 Ảnh 7 Ảnh 8 Ảnh 9 Ảnh 0 Chế độ huấn luyện (ms) 45 56 56 50 56 60 49 65 53 53 Chế độ kiểm tra (ms) 6.5 15 15 7.5 15 16.5 5 18 4.5 4.5 Tổng thời gian (ms) 51.5 71 71 57.5 71 76.5 54 83 57.5 57.5
29
Từ kết quả hình 4.11 rút ra nhận xét, thời gian huấn luyện và thời gian kiểm tra trong mỗi ảnh có số lƣợng pixel „1‟ ngang nhau là giống nhau, ví dụ ảnh số 2 và ảnh số 3 có số lƣợng pixel „1‟ bằng nhau là 14 nên thời gian huấn luyện và thời gian kiểm tra là nhƣ nhau. Những bức ảnh có số lƣợng pixel „1‟ càng lớn thì thời gian huấn luyện và thời gian kiểm tra sẽ càng lớn.
Từ bảng 4.1 và bảng 4.2 rút ra nhận xét, số lƣợng pixel sẽ liên quan đến áp vào memristor, phƣơng pháp nhận dạng ảnh này chỉ phụ thuộc vào điện áp đặt vào memristor và không không phụ thuộc vào vị trí nhiễu của pixel do đó ta sẽ tăng đƣợc khả năng loại bỏ nhiễu cộng, tổng thời gian huấn luyện xong 1 ảnh phụ thuộc vào số pixel „1‟ trong một ảnh.
Kết quả mơ p ỏng với 10 ản có n iễu.
4.3
H n 4. : Ảnh sau khi thêm nhiễu
Tƣơng tự nhƣ các ảnh còn lại, ta thêm nhiễu vào ảnh huấn luyện bất kỳ vị trí nào, nhƣng tổng số pixel „1‟ sau khi thêm nhiễu nhỏ hơn hoặc bằng 18 pixel, ta có bảng tổng hợp sau.
Bảng 4.3: Khả năng thêm nhiễu vào trên từng ảnh Ảnh Ảnh Khả năng Ảnh 1 Ảnh 2 Ảnh 3 Ảnh 4 Ảnh 5 Ảnh 6 Ảnh 7 Ảnh 8 Ảnh 9 Ảnh 0 Thêm số pixel tối đa (pixel)
10 4 4 8 4 3 9 2 8 8 Khả năng đáp ứng nhiễu tối đa (%) 33 13 13 27 13 10 30 7 27 27 Tỉ lệ nhận dạng thành công (%) 100 100 100 100 100 100 100 100 100 100
30
H n 4. : Khả năng thêm nhiễu trên 10 ảnh
Nhận xét, khả năng thêm nhiễu với ảnh số 1 là cao nhất lên tới 33%, khả năng thêm nhiễu thấp nhất là ảnh số 8, với mức nhiễu có thể thêm vào 7%.
Kết luận c ƣơng 4
4.4
Trong chƣơng 4, đã trình bày kết quả mơ phỏng của mơ hình nhận dạng ảnh
dùng memristor, gồm có quá trình huấn luyện ảnh số 6, trải qua 3 chế độ huấn luyện, mỗi chế độ điều có ảnh minh họa và phân tích, sau đó là kết quả đối với tập ảnh gồm 10 ảnh, và cuối cùng là tập 10 ảnh có nhiễu, có minh họa khả năng thêm nhiễu trên từng ảnh, và đánh giá trong từng mục.
31
CHƢƠNG
CẢI TIẾN LOẠI BỎ NHIỄU CỘNG VÀ NHIỄU TRỪ TRONG HỆ THỐNG
5.1 P ƣơng p áp cải tiến
Gọi tồn bộ q trình huấn luyện và kiểm tra ảnh trong bài báo [1] là phƣơng
pháp thứ nhất để nhận dạng ảnh sử dụng memristor, phƣơng pháp cải tiến trong chƣơng 5 là phƣơng pháp thứ hai, để tiện theo dõi nội dung chƣơng 5, hãy quan sát hình 5.1
32
Gọi n là số hàng, m là số cột của mảng memritor, i là biến chạy từ 0 đến n – 1, j là biến chạy từ 0 tới m – 1, ai là tín hiệu vào thứ i mảng M+
, a‟i là tín hiệu vào thứ i
mảng M-, g(i,j) là trở kháng hàng i cột j, yj+ là ngỏ ra ảnh thứ j mảng M+ , yj- là ngỏ ra ảnh thứ j mảng M- , chúng ta có cơng thức 5.1 và 5.2
yj+ = ∑ (5.1) yj- = ∑ (5.2) Gọi là nhiễu cộng tại tín hiệu thứ i mảng M+ có điện áp là 3,3 V , là nhiễu cộng tại tín hiệu thứ i mảng M- có điện áp là 0 V, là nhiễu trừ tại tín hiệu thứ i mảng M+ có điện áp là 0 V, là nhiễu trừ tại tín hiệu thứ i mảng M- có điện áp là 3,3 V, là tín hiệu vào thứ i mảng M+ có điện áp là 3,3 V, là tín hiệu vào thứ i mảng M- có điện áp là 3,3 V, là tín hiệu vào thứ i mảng M+ có điện áp là 0 V, là tín hiệu vào thứ i mảng M- có điện áp là 0 V, là trở kháng cao tại pixel hàng i cột j mảng M+ có trở kháng là 21 KΩ, là trở kháng cao tại pixel hàng i cột j mảng M- có trở kháng là 21 KΩ, là trở kháng thấp tại pixel hàng i cột j mảng M+ có trở kháng là 100 Ω, là trở kháng thấp tại pixel hàng i cột j mảng M- có trở kháng là 100 Ω, nhƣ vậy chúng ta có bảng cơng thức sau.
Bảng 5.1: Cách tính điện áp ra trên mỗi memristor Trở kháng Trở kháng Nhiễu 0 N/A x N/A N/A 0 N/A x 0 N/A 0 N/A N/A 0 N/A 0 0 N/A x N/A N/A 0 N/A x 0 N/A 0 N/A N/A 0 N/A 0
33
Thêm nhiễu cộng vào mảng M+ , trở kháng memristor mảng M+ sẽ có trở kháng cao là hoặc trở kháng thấp là , thì yj+ lúc nàysẽ có dạng cơng thức nhƣ sau. yj+ = ∑ (5.3) = ∑ + ∑ (5.4) = ∑ + ∑ + ∑ (5.5) = ∑ ( Áp dụng cách tính bảng 5.1). (5.6) Tƣơng tự thêm nhiễu trừ vào mảng M- , trở kháng memristor mảng M- sẽ có trở kháng cao là hoặc trở kháng thấp là , thì yj- lúc nàysẽ có dạng cơng thức nhƣ sau. yj- = ∑ (5.7) = ∑ + ∑ (5.8) = ∑ + ∑ + ∑ (5.9) = ∑ ( Áp dụng cách tính bảng 5.1). (5.10) Vậy từ kết quả công thức 5.6 và công thức 5.10, rút ra nhận định rằng mảng M+ triệt tiêu đƣợc nhiễu cộng và mảng M- thì triệt tiêu đƣợc nhiễu trừ, sự kết hợp của hai mảng này giúp hệ thống loại bỏ nhiễu một cách hiệu quả.
5.1.1 Khối điều khiển chuyển mạch
Cấu trúc gồm có 2 khối memristor hoạt động song song. Mỗi khối gồm 10 mảng, mỗi mảng sẽ có 30 memristor mảng. Nhƣ hình 5.4 và hình 5.5, ngõ vào khối thứ hai sẽ là đảo mức logic ngõ vào của khối thứ nhất, quan sát tập ảnh huấn luyện qua hình 5.2 và hình 5.3 .
34
H n . : Tập ảnh huấn luyện
H n . : Tập ảnh sau khi đảo mức logic
Khối tích hợp đƣợc cải tiến nhƣ sau, mỗi một ảnh đƣợc đƣa vào hệ thống sẽ có kích thƣớc là 5x6 pixel, mức điện áp là 3,3 V tƣơng ứng với mức logic „1‟, mức điện áp là 0 V sẽ tƣơng ứng với mức logic „0‟, nhƣ vậy 30 pixel từ mỗi hình là 30 tín hiệu đƣa vào khối memristor thứ nhất của hệ thống, đồng thời 30 tín hiệu này sẽ đƣợc đảo mức logic tín hiệu và đƣa vào khối memristor thứ hai. Quan sát hình 5.4 và hình 5.5 .
35
H n .4: Khối mảng memristor huấn luyện triệt nhiễu cộng
H n . : Khối mảng memristor huấn luyện triệt nhiễu trừ
Với 30 tín hiệu vào sẽ đi xuyên qua 300 memristor mảng nhƣ hình 5.4, ngõ ra sẽ đƣợc 10 tín hiệu Vmem_1, Vmem_2,..., Vmem_10. Tại t = 0 toàn bộ memristor
36
trong mảng sẽ có trở kháng cao là 21 KΩ, nếu tín hiệu vào là mức logic „1‟ thì sẽ làm cho memristor chuyển dần từ trở kháng cao sang trở kháng thấp là 100 Ω, nếu tín hiệu vào là mức logic „0‟ thì sẽ khơng làm thay đổi trở kháng memristor.
Tƣơng tự nhƣ vậy tín hiệu vào sẽ đƣợc đảo mức logic và đi vào khối memristor thứ hai của hệ thống, 30 tín hiệu này tiếp tục đi xuyên qua 300 memristor mảng nhƣ hình 5.5 ngõ ra khối sẽ đƣợc 10 tín hiệu Sig_com_1, Sig_com_2,..., Sig_com_10. Cũng nhƣ mảng thứ nhất tại thời điểm t = 0 thì tồn bộ memristor trong mảng sẽ có trở kháng cao là 21 KΩ, nếu tín hiệu vào là mức logic „1‟ thì sẽ làm cho memristor