Chân Thứ tự chân Chức năng GND 13,21,22 Nối đất. 3.3 VCC 12
Nguồn cung cấp 3.3V (+) tích hợp với đầu ra bộ điều chỉnh tuyến tính trên chip trong
phạm vi 3,15-3,3V.
AIO0 9 Dịng đầu vào / đầu ra có thể lập trình.
AI01 10 Dịng đầu vào / đầu ra có thể lập trình.
PIO0 23 Dịng đầu vào / đầu ra có thể lập trình, đầu
ra điều khiển cho LNA (nếu phù hợp).
PIO1 24
Dịng đầu vào / đầu ra có thể lập trình, đầu ra điều khiển cho PA (nếu phù hợp). PIO2 25 Dòng đầu vào / đầu ra có thể lập trình. PIO3 26 Dịng đầu vào / đầu ra có thể lập trình. PIO4 27 Dịng đầu vào / đầu ra có thể lập trình. PIO5 28 Dịng đầu vào / đầu ra có thể lập trình. PIO6 29 Dịng đầu vào / đầu ra có thể lập trình. PIO7 30 Dịng đầu vào / đầu ra có thể lập trình. PIO8 31 Dịng đầu vào / đầu ra có thể lập trình. PIO9 32 Dòng đầu vào / đầu ra có thể lập trình. PIO10 33 Dịng đầu vào / đầu ra có thể lập trình. PIO11 34 Dịng đầu vào / đầu ra có thể lập trình.
RESETB 11
Đặt lại nếu ở mức thấp. Gỡ lỗi đầu vào vì vậy phải ở mức thấp cho > 5MS để thiết lập
lại.
UART_RTS 4 UART yêu cầu để gửi, tích cực mức thấp. UART_CTS 3 UART xóa sạch để gửi, tích cực mức thấp.
UART_RX 2 UART dữ liệu đầu vào. UART_TX 1 UART dữ liệu đầu ra.
SPI_MOSI 17 Đầu vào dữ liệu giao diện ngoại vi nối tiếp. SPI_CSB 16
Chọn chip cho giao diện ngoại vi nối tiếp, tích cực mức thấp.
SPI_CLK 19 Đồng hồ giao diện ngoại vi nối tiếp. SPI_MISO 18 Đầu ra dữ liệu giao diện ngoại vi nối tiếp
USB_- 15
USB_+ 20
NC 14
PCM_CLK 5 Đồng hồ dữ liệu PCM đồng bộ. PCM_OUT 6 Đầu ra dữ liệu PCM đồng bộ.
PCM_IN 7 Đầu vào dữ liệu PCM đồng bộ. PCM_SYNC 8 Dữ liệu PCM đồng bộ nhấp nháy.
1.4.2. Tập lệnh AT mặc định
Cách đặt chế độ thành máy chủ (chính): 1. Kết nối PIO11 với mức cao.
2. Bật nguồn, mô-đun vào trạng thái lệnh.
3. Sử dụng tốc độ truyền 38400, đã gửi “AT + ROLE = 1 \ r \ n” tới mô-đun, với “OK \ r \ n” nghĩa là thiết lập những thành công.
4. Kết nối PIO11 với mức thấp, cấp nguồn cho mô-đun, mô-đun hoạt động như một máy chủ.
Lệnh kiểm tra: AT
Đặt lại: AT+RESET
Nhận phiên bản phần cứng: AT+VERSION?
Khôi phục mặc định: AT+ORGL
Lấy tên thiết bị Bluetooth: AT+RNAME?<Param1>
Đặt/kiểm tra chế độ module: AT+ROLE=<Param>/ AT+ ROLE?
Đặt/kiểm tra loại thiết bị: AT+CLASS=<Param>/ AT+CLASS?
Đặt/kiểm tra mã PIN: AT+PSWD=<Param>/ AT+PSWD?
Đặt/kiểm tra chế độ kết nối: AT+CMODE=<Param>/ AT+CMODE?
Đặt/ kiểm tra chế độ cố định: AT+BIND=<Param>/ AT+BIND?
Đặt đầu ra PIO: AT+PIO=<Param1>,<Param2>
Đặt/kiểm tra chế độ bảo mật: AT+SENM=<Param1>,<Param2>
Xóa các thiết bị đã xác thực: AT+RMAAD
Tìm kiếm thiết bị được xác thực: AT+FSAD=<Param>
Nhận số lượng thiết bị được xác thực: AT+ADCN?
Thiết bị xác thực được sử dụng gần đây nhất: AT+MRAD?
Nhận trạng thái làm việc của module: AT+STATE?
Khởi tạo hồ sơ SPP lib: AT+INIT
Yêu cầu thiết bị Bluetooth: AT+INQ
Hủy yêu cầu thiết bị Bluetooth: AT+INQC
Phù hợp với thiết bị: AT+PAIR=<Param1>,<Param2>
Kết nối thiết bị: AT+LINK=<Param>
Ngắt kết nối: AT+DISC
Chế độ tiết kiệm năng lượng: AT+ENSNIFF=<Param>
Thực hiện chế độ tiết kiệm năng lượng: AT+EXSNIFF=<Param>
1.5. Giới thiệu vi điều khiển AT89C52
Vi điều khiển 89C52 là một vi điều khiển dùng CMOS có cơng suất thấp, hiệu suất cao với 8Kbyte bộ nhớ Flash. Thẻ bộ nhớ flash bên trong chip cho phép các chương trình được tái lập trình trong hệ thống, hoặc bằng một lập trình bộ nhớ quy ước khơng đổi. Bằng việc kết hợp linh hoạt CPU 8-bit với bộ nhớ lập trình Flash, vi điều khiển 89C52 là một vi điều khiển mạnh mẽ cung cấp khả năng linh hoạt cao và là giải pháp hiệu quả về kinh tế cho rất nhiều ứng dụng điều khiển nhúng.
Vi điều khiển 89C52 cung cấp một số đặc tính cơ bản sau : 8Kbyte bộ nhớ Flash, 256 Byte RAM, 32 đường I/O, 2 con trỏ dữ liệu, 3 bộ định thời timer/counter 16-bit, 1 kiến trúc 6 vector ngắt với 2 mức, 1 port nối tiếp song công, 1 bộ dao động và một mạch xung clock. Thêm vào đó, vi điều khiển 89C52 được thiết kế với logic tĩnh để có thể hoạt động đến tần số 0Hz và được hỗ trơ 2 chế độ tiết kiệm năng lượng có thể lựa chọn được bằng phần mềm. Chế độ không tải (Idle mode) dừng CPU trong khi cho phép RAM, Timer/Counter, port nối tiếp và hệ thống ngắt tiếp tục hoạt động. Chế độ tắt nguồn (Power-down mode) lưu dữ liệu trong RAM nhưng đóng băng bộ dao động, dừng hoạt động các chức năng khác của chip cho đến khi có ngắt xảy ra hoặc phần cứng được reset.
1.5.1. Sơ đồ chân vi điều khiển AT89C52
Port 0 : Từ chân 32 đến chân 39 (P0.0 - P0.7), có 2 chức năng :
Trong các thiết kế cỡ nhỏ khơng dùng bộ nhớ mở rộng nó có chức năng như các đường I/O.
Hình 1.21 Sơ đồ chân vi điều khiển AT89C52 (Nguồn Internet) khiển AT89C52 (Nguồn Internet)
Đối với các hệ thống lớn có bộ nhớ mở rộng nó vừa là bus địa chỉ byte thấp vừa là bus dữ liệu để truy cập bộ nhớ ngoài.
Port 1 : Từ chân 1 đến chân 9 (P1.0 - P1.7)
Port 3 là port có tác dụng kép. Các chân port này có nhiều chức năng, vừa là cổng I/O vừa có cơng dụng chuyển đổi có liên hệ đến các đặc tính đặc biệt của AT89C52 như ở bảng sau: