A6/D5, A7/D4 A8/D3 ~
A11/D0
Input
Số pin địa chỉ mã 6 ~ 11 / Số pin dữ liệu 5 ~ 0. Sáu chân ba trạng thái này được phát hiện bởi PT2262 để xác định
dạng sóng mã hóa bit 6 ~ bit 11. Khi các chân này được sử dụng làm chân địa chỉ, chúng có thể được đặt thành “0”, “1” hoặc “f” (nổi) . Khi những các
chân được sử dụng làm chân dữ liệu, chúng chỉ có thể được đặt thành “0”
hoặc “1”.
7, 8 10 ~ 13
/TE Input
Truyền cho phép. PT2262 xuất dạng sóng mã hóa thành DOUT khi chân này
được kéo xuống mức thấp
14
OSC1 Output Chân dao động số 1 15
OSC2 Input Chân dao động số 2 16
DOUT Output
Pin đầu ra dữ liệu. Dạng sóng được mã hóa được xuất nối tiếp tới chân này. Khi PT2262 không truyền, DOUT xuất
ra điện áp thấp (Vss)
17
VCC
- Cung cấp năng lượng tích cực 18
VSS - Cung cấp năng lượng tích cực 9
Mã Bit
Bit mã là thành phần cơ bản của dạng sóng được mã hóa và có thể được phân loại là Bit AD (Địa chỉ / Dữ liệu) hoặc một Bit SYNC (Đồng bộ).
Địa chỉ/Dữ liệu BIT WAVEFORM
Một Bit AD có thể được chỉ định là Bit “0”, “1” hoặc “f” nếu nó ở trạng thái thấp, cao hoặc thả nổi tương ứng. Dạng sóng một bit gồm 2 chu kỳ xung. Mỗi chu kỳ xung có 16 khoảng thời gian dao động.
Đồng bộ BIT WAVEWFORM
Dạng sóng bit đồng bộ dài 4 bit với xung độ rộng 1/8 bit.
CODE WORD
Một nhóm Code Bits được gọi là Code Word. Một từ mã bao gồm 12 bit AD theo sau là một Bit đồng bộ. Các bit được xác định bởi các trạng thái tương ứng của các chân A0 ~ A5 và A6 / D5 ~ A11 / D0 tại thời điểm truyền. Khi nào kiểu dữ liệu
Hình 1.11 Chu kỳ tạo xung IC PT2262 (Nguồn Internet)
của PT2262 được sử dụng, các bit địa chỉ sẽ giảm tương ứng. Ví dụ: Trong 3 Kiểu dữ liệu mà địa chỉ có chín 9 bit, định dạng truyền là:
PT2262 / PT2272 có tối đa mười hai (12) bit Địa chỉ bao gồm sáu (6) bit Địa chỉ / Dữ liệu. Sau đây là biểu đồ hiển thị các bit mã với các chân tương ứng của chúng.
Các bit mã A0 ~ A5 và A6 / D5 ~ A11 / D0 được xác định bởi trạng thái của các chân A0 ~ A5 và A6 / D5 ~ A11 / D0. Ví dụ, khi A0 (Chân số 1) được đặt thành “1” (VCC), Bit mã A0 được tổng hợp thành bit “1”. Theo cách tương tự, khi nó (Chân A0) được đặt thành “0” (Vss) hoặc thả nổi trái, Bit mã A0 được tổng hợp thành bit “0” hoặc “f” tương ứng.
Hình 1.13 Định dạng truyền dữ liệu (Nguồn Internet)
1.3.2. Module thu và IC giải mã PT2272
Bảng 1.4 Bảng mô tả thông số module
Điện áp hoạt động DC 3 ~ 8V
Dòng làm việc ≤ 3 mA (DC 5V)
Tần số hoạt động 315/433MHz
Chế độ điều chế ASK / OOK
Độ nhạy -105 dBm (50 Ω)
Tốc độ <5 bps K (ở 315 MHz, -95 dBm)
Nhiệt độ hoạt động -20 ° C ~ 70 ° C
Chiều dài antenna 24 cm (315 MHz), 18 cm (433,92
MHz)
Kích thƣớc 30 * 14 * 7 mm
Bảng 1.5 Bảng chức năng IC PT2272
Chân I/O Chức năng Thứ tự
chân
A0 ~ A5 Input
Mã địa chỉ Pin Nos.0 ~ 5.Sáu chân ba trạng thái này được phát hiện bởi PT2272 để xác địnhdạng sóng được mã hóa bit 0 ~ bit 5. Mỗi chân có thể
được đặt thành“0”, “1” hoặc “f” (nổi).
1 ~ 6
A6/D5 ~
A11/D0 Input/Output
Số pin địa chỉ mã 6 ~ 11 / Số pin dữ liệu 5 ~ 0.Sáu chân này được sử dụng làm bit hoặc dữ liệu đầu vào địa chỉ cao hơn chân đầu ra tùy thuộc
vào phiên bản (loại) của PT2272 được sử dụng. Khi được sử dụng làm
đầu vào địa chỉ, các chân này là đầu vào ba trạng thái và mỗi chân có thể
được đặt thành “0”, “1” hoặc “f”
7 ~ 8/10 ~ 13
(nổi). Khi được sử dụng làm chân đầu ra, các chân này được điều khiển
đến VCC nếu (1) địa chỉ được giải mã từ dạng sóng đã nhận được khớp
với cài đặt địa chỉ tại các chân đầu vào địa chỉ và (2) các bit dữ liệu tương ứng nhận được là một bit “1”.
Nếu khơng thì được chuyển đến VSS.
VSS - Nguồn điện âm. 9
NC - Khơng có kết nối. -
DIN Input
Pin nhập dữ liệu. Dạng sóng mã hóa nhận được sẽ được cấp nối tiếp cho
PT2272 tại chân này.
14
OSC1 Input Chân dao động số 1. 15
OSC2 Output Chân dao động số 2. 16
VT Output
Truyền hợp lệ. Tín hiệu cao hoạt động. VT ở trạng thái cao biểu thị rằng PT2272 nhận dạng sóng truyền
hợp lệ.
17
VCC - Cung cấp năng lượng tích cực. 18
Mã Bit
Bit mã là thành phần cơ bản của dạng sóng được mã hóa và có thể được phân loại là Bit AD (Địa chỉ / Dữ liệu) hoặc SYNC (Đồng bộ) Bit.
Dạng sóng bit địa chỉ / dữ liệu (AD)
Một Bit AD có thể được chỉ định là Bit “0”, “1” hoặc “f”, nếu nó ở trạng thái thấp, cao hoặc thả nổi tương ứng. Dạng sóng một bit bao gồmcủa 2 chu kỳ xung. Mỗi chu kỳ xung có 16 khoảng thời gian dao động.
trong đó: α = Chu kỳ đồng hồ dao động. Bit 1 chỉ có sẵn cho Bit địa chỉ.
Dạng sóng bit đồng bộ (Sync.)
Dạng sóng bit đồng bộ dài 4 bit với xung độ rộng 1/8 bit.
Lưu ý: 1 bit = 32α.
Hình 1.17 Chu kỳ tạo xung của IC PT2272 (Nguồn Internet)
CODE WORD
Một nhóm Code Bits được gọi là Code Word. Một từ mã bao gồm 12 bit AD theo sau là một Bit đồng bộ. 12 bit AD được hiểu là địa chỉ hoặc bit dữ liệu tùy thuộc vào phiên bản PT2272 được sử dụng.
1.4. Module Bluetooth HC05
1.4.1. Tìm hiểu Module Bluetooth HC05
Bảng 1.6 Bảng chức năng các chân module HC05 Chân Thứ tự Chân Thứ tự chân Chức năng GND 13,21,22 Nối đất. 3.3 VCC 12
Nguồn cung cấp 3.3V (+) tích hợp với đầu ra bộ điều chỉnh tuyến tính trên chip trong
phạm vi 3,15-3,3V.
AIO0 9 Dịng đầu vào / đầu ra có thể lập trình.
AI01 10 Dịng đầu vào / đầu ra có thể lập trình.
PIO0 23 Dịng đầu vào / đầu ra có thể lập trình, đầu
ra điều khiển cho LNA (nếu phù hợp).
PIO1 24
Dòng đầu vào / đầu ra có thể lập trình, đầu ra điều khiển cho PA (nếu phù hợp). PIO2 25 Dịng đầu vào / đầu ra có thể lập trình. PIO3 26 Dịng đầu vào / đầu ra có thể lập trình. PIO4 27 Dịng đầu vào / đầu ra có thể lập trình. PIO5 28 Dịng đầu vào / đầu ra có thể lập trình. PIO6 29 Dịng đầu vào / đầu ra có thể lập trình. PIO7 30 Dịng đầu vào / đầu ra có thể lập trình. PIO8 31 Dịng đầu vào / đầu ra có thể lập trình. PIO9 32 Dịng đầu vào / đầu ra có thể lập trình. PIO10 33 Dịng đầu vào / đầu ra có thể lập trình. PIO11 34 Dịng đầu vào / đầu ra có thể lập trình.
RESETB 11
Đặt lại nếu ở mức thấp. Gỡ lỗi đầu vào vì vậy phải ở mức thấp cho > 5MS để thiết lập
lại.
UART_RTS 4 UART yêu cầu để gửi, tích cực mức thấp. UART_CTS 3 UART xóa sạch để gửi, tích cực mức thấp.
UART_RX 2 UART dữ liệu đầu vào. UART_TX 1 UART dữ liệu đầu ra.
SPI_MOSI 17 Đầu vào dữ liệu giao diện ngoại vi nối tiếp. SPI_CSB 16
Chọn chip cho giao diện ngoại vi nối tiếp, tích cực mức thấp.
SPI_CLK 19 Đồng hồ giao diện ngoại vi nối tiếp. SPI_MISO 18 Đầu ra dữ liệu giao diện ngoại vi nối tiếp
USB_- 15
USB_+ 20
NC 14
PCM_CLK 5 Đồng hồ dữ liệu PCM đồng bộ. PCM_OUT 6 Đầu ra dữ liệu PCM đồng bộ.
PCM_IN 7 Đầu vào dữ liệu PCM đồng bộ. PCM_SYNC 8 Dữ liệu PCM đồng bộ nhấp nháy.
1.4.2. Tập lệnh AT mặc định
Cách đặt chế độ thành máy chủ (chính): 1. Kết nối PIO11 với mức cao.
2. Bật nguồn, mô-đun vào trạng thái lệnh.
3. Sử dụng tốc độ truyền 38400, đã gửi “AT + ROLE = 1 \ r \ n” tới mô-đun, với “OK \ r \ n” nghĩa là thiết lập những thành công.
4. Kết nối PIO11 với mức thấp, cấp nguồn cho mô-đun, mô-đun hoạt động như một máy chủ.
Lệnh kiểm tra: AT
Đặt lại: AT+RESET
Nhận phiên bản phần cứng: AT+VERSION?
Khôi phục mặc định: AT+ORGL
Lấy tên thiết bị Bluetooth: AT+RNAME?<Param1>
Đặt/kiểm tra chế độ module: AT+ROLE=<Param>/ AT+ ROLE?
Đặt/kiểm tra loại thiết bị: AT+CLASS=<Param>/ AT+CLASS?
Đặt/kiểm tra mã PIN: AT+PSWD=<Param>/ AT+PSWD?
Đặt/kiểm tra chế độ kết nối: AT+CMODE=<Param>/ AT+CMODE?
Đặt/ kiểm tra chế độ cố định: AT+BIND=<Param>/ AT+BIND?
Đặt đầu ra PIO: AT+PIO=<Param1>,<Param2>
Đặt/kiểm tra chế độ bảo mật: AT+SENM=<Param1>,<Param2>
Xóa các thiết bị đã xác thực: AT+RMAAD
Tìm kiếm thiết bị được xác thực: AT+FSAD=<Param>
Nhận số lượng thiết bị được xác thực: AT+ADCN?
Thiết bị xác thực được sử dụng gần đây nhất: AT+MRAD?
Nhận trạng thái làm việc của module: AT+STATE?
Khởi tạo hồ sơ SPP lib: AT+INIT
Yêu cầu thiết bị Bluetooth: AT+INQ
Hủy yêu cầu thiết bị Bluetooth: AT+INQC
Phù hợp với thiết bị: AT+PAIR=<Param1>,<Param2>
Kết nối thiết bị: AT+LINK=<Param>
Ngắt kết nối: AT+DISC
Chế độ tiết kiệm năng lượng: AT+ENSNIFF=<Param>
Thực hiện chế độ tiết kiệm năng lượng: AT+EXSNIFF=<Param>
1.5. Giới thiệu vi điều khiển AT89C52
Vi điều khiển 89C52 là một vi điều khiển dùng CMOS có cơng suất thấp, hiệu suất cao với 8Kbyte bộ nhớ Flash. Thẻ bộ nhớ flash bên trong chip cho phép các chương trình được tái lập trình trong hệ thống, hoặc bằng một lập trình bộ nhớ quy ước không đổi. Bằng việc kết hợp linh hoạt CPU 8-bit với bộ nhớ lập trình Flash, vi điều khiển 89C52 là một vi điều khiển mạnh mẽ cung cấp khả năng linh hoạt cao và là giải pháp hiệu quả về kinh tế cho rất nhiều ứng dụng điều khiển nhúng.
Vi điều khiển 89C52 cung cấp một số đặc tính cơ bản sau : 8Kbyte bộ nhớ Flash, 256 Byte RAM, 32 đường I/O, 2 con trỏ dữ liệu, 3 bộ định thời timer/counter 16-bit, 1 kiến trúc 6 vector ngắt với 2 mức, 1 port nối tiếp song công, 1 bộ dao động và một mạch xung clock. Thêm vào đó, vi điều khiển 89C52 được thiết kế với logic tĩnh để có thể hoạt động đến tần số 0Hz và được hỗ trơ 2 chế độ tiết kiệm năng lượng có thể lựa chọn được bằng phần mềm. Chế độ không tải (Idle mode) dừng CPU trong khi cho phép RAM, Timer/Counter, port nối tiếp và hệ thống ngắt tiếp tục hoạt động. Chế độ tắt nguồn (Power-down mode) lưu dữ liệu trong RAM nhưng đóng băng bộ dao động, dừng hoạt động các chức năng khác của chip cho đến khi có ngắt xảy ra hoặc phần cứng được reset.
1.5.1. Sơ đồ chân vi điều khiển AT89C52
Port 0 : Từ chân 32 đến chân 39 (P0.0 - P0.7), có 2 chức năng :
Trong các thiết kế cỡ nhỏ khơng dùng bộ nhớ mở rộng nó có chức năng như các đường I/O.
Hình 1.21 Sơ đồ chân vi điều khiển AT89C52 (Nguồn Internet) khiển AT89C52 (Nguồn Internet)
Đối với các hệ thống lớn có bộ nhớ mở rộng nó vừa là bus địa chỉ byte thấp vừa là bus dữ liệu để truy cập bộ nhớ ngoài.
Port 1 : Từ chân 1 đến chân 9 (P1.0 - P1.7)
Port 3 là port có tác dụng kép. Các chân port này có nhiều chức năng, vừa là cổng I/O vừa có cơng dụng chuyển đổi có liên hệ đến các đặc tính đặc biệt của AT89C52 như ở bảng sau:
Bảng 1.7 Bảng chức năng các chân Port 1
Port Pin Tên Chức năng chuyển đổi
P1.0 T2 Ngõ vào Timer/Counter 2
P1.1 T2 EX
Ngõ và bộ kích chế độ thu nhận (capture)/nạp lại (reload) và điều khiển trực tiếp của Timer 2
P1.5 MOSI Sử dụng cho hệ thống lập trình từ bên ngồi.
P1.6 MISO Sử dụng cho hệ thống lập trình từ bên ngồi.
P1.7 SCK Sử dụng cho hệ thống lập trình từ bên ngồi.
Port 2: Từ chân 21 đến chân 28 (P2.0 - P2.7)
Port 2 là port có tác dụng kép dùng như các đường I/O hoặc là byte cao (A8- A15) của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng.
Port 3: Từ chân 10 đến chân 17 (P3.0 - P3.7)
Port 3 là port có tác dụng kép, các chân port này có nhiều chức năng, vừa là cổng I/O vừa có cơng dụng chuyển đổi có liên hệ đến các đặt tính đặc biệt của AT89C52 như ở bảng sau:
Bảng 1.8 Bảng chức năng các chân Port 3
Port Pin Tên Chức năng chuyển đổi
P3.0 RxD Ngõ vào dữ liệu nối tiếp.
P3.1 TxD Ngõ xuất dữ liệu nối tiếp.
P3.2 INT0\ Ngõ vào ngắt ngoài thứ 0.
P3.4 T0 Ngõ vào của Timer/Couter 0.
P3.5 T1 Ngõ vào của Timer/ Counter 1.
P3.6 WR\ Tín hiệu ghi dữ liệu lên bộ nhớ ngồi.
P3.7 RD\ Tín hiệu đọc dữ liệu từ bộ nhớ ngoài.
PSEN (Program store enable): Chân 29
PSEN là tín hiệu ngõ ra có tác dụng cho phép đọc bộ nhớ chương trình mở rộng và thường được nối đến chân OE\ của Eprom cho phép đọc các byte mã lệnh.
ALE/PROG (Address Latch Enable): Chân 30
Khi AT89C52 truy xuất bộ nớ bên ngồi, Port 0 có chức năng là bus địa chỉ và dữ liệu do đó phải tách các đường dữ liệu và địa chỉ.Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giả đa hợp các đường địa chỉ và dữ liệu khi kết nối với các IC chốt.
EA/VPP (External Access): Chân 31
Tín hiệu vào EA\ ở chân 31 thường được mắt lên mức 1 hoặc mức 0. Nếu ở mức 1 thì AT89C52 thi hành chương trình từ Eprom nội trong khoản địa chỉ thấp 4Kbyte.Nếu ở mức 0 thì AT89C52 thi hành chương trình từ bộ nhớ mở rộng.Chân EA\được lấy làm chân cấp nguồn 21V khi lập trình Eprom trong AT89C52.
RST(Reset) : Chân 9
Khi ngõ vào tín hiệu này đưa lên mức cao ít nhất 2 chu kỳ máy, các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống. Khi cấp điện cho hệ thốnh thì mạch tự động reset.
XTAL1, XTAL2 : Chân 19, 18
Ngõ vào bộ dao động X1, X2, bộ giao động được tích hợp bên trong AT89C52. Khi sử dụng AT89C52, người ta chỉ cần nối thêm thạch anh và các tụ. Tần số thạch anh thường là 12Mhz.
VCC, GND : Chân 40, 20
1.5.2. Tổ chức bộ nhớ trong vi điều khiển AT89C52
RAM bên trong 89C52 được phân chia như sau :
Các bank thanh ghi có địa chỉ từ 00H đến 1FH.
RAM truy xuất từng bit có địa chỉ 20H đến 2FH.
RAM đa dụng từ 30H đến 7FH.
Các thanh ghi có chức năng đặc biệt từ 80H đến FFH bao gồm :
- Thanh ghi trạng thái chương trình (PSW: Program Status
Word).
Hình 1.22 Sơ đồ chân vi điều khiển AT89C52(Nguồn Internet)
- Thanh ghi B.
- Thanh ghi con trỏ ngăn xếp (SP1, SP2: Stack Pointer).
- Thanh ghi con trỏ dữ liệu (DPH, DPL).
- Các thanh ghi port xuất nhập (P0, P1, P2, P3).
- Các thanh ghi timer (TCON, TMOD, TMOD, T2CON,
T2MOD, TH0, TL0, TH1, TL1, TH2, TL2).
- Các thanh ghi port nối tiếp (SBUF, SCON).
- Các thanh ghi ngắt (IE, IP).
- Thanh ghi điều khiển công suất (PCON).
1.5.3. Hoạt động truyền dữ liệu vi điều khiển AT89C52
Giới thiệu
Truyền dữ liệu nối tiếp của MCS5 có thể ho ạt động ở nhiều kiểu riêng biệt trong phạm vi cho phét của tần số. Dữ liệu dạng song song được chuyển thành nối tiếp để truyền đi và nhận về dạng nối tiếp được chuyển thành song song.
Chân TxD (P3.1) là ngõ xuất dữ liệu đi và chân RxD (P3.0) là ngõ nhận dữ liệu về.
Đặc trưng của truyền dữ liệu nối tiếp là hoạt động song cơng có nghĩa là có thể thực hiện truyền và nhận dữ liệu cùng một lúc.
Hai thanh ghi chức năng đặc biệt phục vụ cho truyền dữ liệu là thanh ghi