42
Trên cơ sở các modul thiết kế của từng khối chức năng, sơ đồ thiết kế tổng thể của thuật toán trên FPGA theo cấu trúc IL được biểu diễn trong hình 3.2.
Hình 3.2 Sơ đồ thiết kế của thuật toán trên CHIP Vertex6 mã hiệu XC6VLX75T/FF484
3.2.3. Kết quả triển khai thực hiện và đánh giá hiệu quả tích hợp
Kết quả chi tiết được minh họa trong hình 3.3, trong đó: vùng 1: mơ tả các thông số trạng thái của thiết kế; vùng 2: thông tin về tài nguyên khi thực thi trên thiết bị đã chọn, bao gồm các thơng số chi phí về tài nguyên như: số các slide, số CLB, số Flip/flops, …. đã sử dụng.
43
Hình 3.3 Giao diện kết quả thực hiện thuật toán trên Vertex6 mã hiệu
XC6VLX75T/FF484
Đồng thời để có kết quả so sánh và đánh giá khách quan về tính phù hợp của thuật tốn cho các ứng dụng khơng dây, Em cũng đã tiến hành cài đặt thêm 2 thuật tốn mã hóa đang được sử dụng phổ biến hiện nay là RC6 và Rijndeal, trên cùng dòng chip Vertex6 mã hiệu XC6VLX75T/FF484. Thuật toán này hiện nay vẫn được áp dụng trên một vài thiết bị cảm biến không dây đang cung cấp trên thị trường. Các số liệu được tổng hợp trong bảng 7
1
44
Thông qua kết quả thực thi các thuật tốn trên FPGA, cho thấy với chíp Vertex6 mã hiệu XC6VLX75T/FF484 khi thực thi thuật toán Crypt(BM)_64A đạt được thơng lượng cao nhất trong 3 thuật tốn và cao hơn gần gấp 3 lần so với RC6 hơn 1.5 lần so với RIJNDEAL Đồng thời thông qua kết quả có được khi nghiên cứu cũng cho thấy chi phí về tài nguyên của thuật toán Crypt(BM)_64A là nhỏ hơn rất nhiều lần (xấp xỉ 43 lần) so với thuật toán RC6 và (gần 38 lần) so với RIJNDEA. Do đó tính tốn về hiệu quả tích hợp thơng qua chi phí về thông lượng/tài nguyên là cực hiệu quả và gọn nhẹ hơn cả RIJNDEAL và RC6 rất nhiều lần (113 lần với RC6 và 57 lần với RIJNDEAL).
Vertex6 mã hiệu XC6VLX75T/FF484
Thuật toán Khối
Chi phí tài nguyên (Slice) Tần số (MHz) Số vịng Thơng lượng (Mpbs) Hiệu quả Crypt(BM)_64A 64 255 225 10 1,440 0.00565 RC6 64 10978 85 10 544 0.00005 RIJNDEAL 64 9683 150 10 960 0.00010