CHƯƠNG 1 : TỔNG QUAN ĐỀ TÀI
2.8 Các kỹ thuật sử dụng trong thiết kế vật lý
2.8.3 Kỹ thuật che chắn
Hình 2.50 Kỹ thuật che chắn
Khi đi dây kim loại, có rất nhiều các đường tín hiệu trong một mạch, những tín hiệu này tạo ra tụ kí sinh, ví dụ CLK và Sin.Tụ kí sinh làm cho tín hiệu Sin bị nhiễu khi CLK thay đổi. Do đó cần 1 đường dây che chắn những tín hiệu này lại nhằm bảo vệ chúng khỏi nhiễu.
2.8.4 Kỹ thuât sử dụng thiết bị giả
Hình 2.51 Thiết bị giả
Thiết bị giả được sử dụng để tránh các hiệu ứng không lý tưởng trong quá trình chế tạo. Đặt dummy 2 bên nhằm làm giảm các tác nhân xấu ảnh hưởng đến các thiết bị chính, gây sai lệch về hoạt động, hiệu suất của mạch.
2.8.5 Kỹ thuật sử dụng vòng bảo vệ
Hình 2.52 Vòng bảo vệ
Vòng bảo vệ đóng vai trò như một cực Bulk của thiết bị, nó còn được gọi là tap. P-tap được dùng cho NMOS, ngược lại N-tap được dùng cho PMOS. Vòng bảo vệ còn có thể loại bỏ nhiễu chất nền của các khối được đặt liền kề nhau bằng cách đặt nó vào
CHƯƠNG 3: TÍNH TOÁN GIÁ TRỊ LINH KIỆN VÀ THIẾT KẾ VẬT LÝ
3.1 Giới thiệu chương 3.2 Mạch phân cực
Mạch phân cực có nhiệm vụ tạo ra dòng điện phân cực không phụ thuộc vào giá trị nguồn áp, cung cấp dòng phân cực ổn định này cho mạch khuếch đại vi sai và mạch điều khiển tín hiệu đầu ra.
3.2.1 Ý tưởng thiết kế Xét mạch sau:
Hình 3.1 Mạch gương dòng điện sử dụng nguồn dòng lý tưởng
Nếu Iref là một nguồn dòng độc lập (không phụ thuộc vào Vdd) và bỏ qua hiệu ứng điều chế độ dài kênh (λ = 0) thì I_D2 và I_D3 tạo ra sẽ không phụ thuộc vào Vdd. Vậy làm thế nào để tạo ra Iref. Xét trường hợp sử dụng điện trở R1 như hình 3.2:
Hình 3.2 Mạch gương dòng sử dụng điện trở
∆ Iout=∆ Iref.(W L )2 (W L )1 = ∆ Vdd R1+g1 m .(W L )2 (W L )1
Dễ dàng thấy được là nếu dùng điện trở R1 để thay thế nguồn dòng lý tưởng thì dòng ra sẽ phụ thuộc rất nhiều vào Vdd. Vậy nên bắt buộc phải tìm được giải pháp khác. Giải pháp để thiết kế ra một mạch Bias có dòng điện tạo ra không phụ thuộc vào Vdd là mạch phải tự phân cực cho chính nó. Có nghĩa là dòng Iout tạo ra phải độc lập với Vdd, và dòng Iref phải được tạo ra từ dòng Iout bằng một cách nào đó.
Như chúng ta có thể thấy được ở hình 3.3. Dòng Iref được tạo ra từ dòng Iout nhờ cặp current mirror M3 và M4. Với kích cỡ MOSFETs đã chọn như vậy, Iout = K.Iref nếu bỏ qua hiệu ứng điều chế độ dài kênh. Khi các MOSFET mắc theo kiểu Diode được cung cấp dòng từ nguồn dòng, Iout và Iref gần như độc lập với Vdd nếu không xét đến sự thay đổi của Vgs.
Hình 3.3 Mạch self-bias
Nhưng thực tế thì khi Vdd thay đổi, Vgs của các MOSFET có thể cũng thay đổi và làm thay đổi dòng điện. Để dòng điện trong mạch được điều khiển tốt hơn, điện trở Rs được thêm vào cực S của M2 như hình 3.4. Điện trở Rs lúc này đóng vai trò như một điện trở hồi tiếp âm, khi VDD tăng làm cho Iout tăng, áp rơi trên điện trở Rs tăng làm
Hình 3.4 Mạch self-bias bổ sung điện trở Rs
Để chứng minh dòng điện trong mạch không phụ thuộc Vdd, ta có:
VGS1=VGS2+VRs
Các MOSFET trong mạch đều được thiết kế để nằm trong vùng bão hòa. Vậy nên:
ID=12β(VGS−Vth)2 với β=μ.Cox. WL →VGS=√2ID β +Vth Vậy nên: √2Iref β1 +Vth1=(√2Iout β2 +Vth2)+IoutRS → Iout= 2 R2S.β(1−√1 K)2
Chúng ta có thể dễ dàng thấy được nếu bỏ qua hiệu ứng điều chế độ dài kênh thì dòng Iout lúc này không còn phụ thuộc vào Vdd mà chỉ còn phụ thuộc vào nhiệt độ.
Tuy nhiên, khi MOSFET còn nằm trong vùng đảo mạnh (strong inversion), dòng điện tạo ra lúc này vẫn còn phụ thuộc lớn vào nhiệt độ và tiến trình do vẫn còn ảnh hưởng bởi beta trong công thức đã chứng minh ở trên, vì vậy người ta thường thiết kế sao cho các MOSFET đều hoạt động ở vùng Subthreshold (V_GS≈V_th).. Ta có dòng của MOSFET trong vùng Subthreshold là:
ID=ID0. WL (e VGS−Vth n.VT ) →VGS=n .VT.ln( ID.L ID0.W) Từ hệ thức trên, ta có: n.VT.ln( Iref. L1 ID0.W1)=n.VT.ln( Iout. L2 ID0.W2)+Iout. RS → Iout=n. VT RS ln(K) 3.2.2 Mạch khởi động
Mạch khởi động đóng một vai trò rất quan trọng trong khối Bias. Nó giúp đưa mạch từ điểm làm việc chết (dòng điện bằng 0) đến điểm làm việc bình thường (Iout ổn định). Tuy nhiên, mạch khởi động thông thường vẫn tiêu thụ một dòng điện không đổi sau khi mạch đạt trạng thái ổn định. Điều này làm cho mạch tiêu tốn năng lượng hơn.
Hình 3.5 Mạch khởi động (gạch nét đứt xanh)
Khi đặt nguồn Vddq vào mạch, tất cả các MOSFET đều ngắt và dòng qua các MOSFET đều bằng 0. Để vượt qua trạng thái này, mạch khởi động tạo ra một dòng điện ban đầu từ VDDQ sang P18 và N34 xuống VSS.
Có 2 điểm làm việc cần chú ý của mạch khởi động (Hình 3.6):
- Ban đầu lúc Iref = Iout = 0. Khi Vddq tăng làm Vout cũng tăng. Khi Vout > Vthn làm dẫn N34. VGS(P18) xuống thấp làm dẫn P18. Tạo ra dòng điện ban đầu.
- Lúc Vddq tăng, dòng Iout và Iref cũng tăng, dẫn đến dòng qua điện trở R33 tăng và áp rơi trên R33 cũng tăng, Vout giảm. Khi Vout < Vthn, N34 ngắt.
Hình 3.6 Hai điểm làm việc chính của mạch khởi động
Nguyên lý hoạt động của mạch khi có mạch khởi động như sau:
- Khi Vddq tăng, Vout tăng, VG của N34 tăng, N34 bắt đầu dẫn, VD và VG của P18 kéo xuống mức thấp làm P18 và P19 dẫn. P18 và P19 có cùng VGS và có cùng size, P19 thiết kế hoạt động trong vùng bão hòa nên ID18 = ID19.
- Khi P19 dẫn, VD và VG của N22 kéo lên mức cao, đồng thời VG của N21 cũng lên cao làm N22 và N21 bắt đầu dẫn.
- Đồng thời, khi VG của P18 xuống thấp cũng làm cho VG của P30 xuống thấp, P30 dẫn, VG của N31 tăng làm N31 dẫn, VBN tăng, đồng thời N32 dẫn, có dòng qua R33 làm Vout giảm. Khi Vout giảm xuống thấp hơn Vth, N34 ngắt khỏi mạch.
- Khi Vddq tăng, dòng Iout cũng tăng, dòng Iout đạt trạng thái ổn định khi Vddq ổn định.