NGÔN NGỮ MÔ TẢ PHẦN CỨNG
2.3.4 Các đơn vị thiết kế trong VHDL
VHDL sử dụng 6 đơn vị thiết kế gồm 2 loại: - Đơn vị thiết kế cơ bản:
• Library - Thu viện: Cho phép tạo thư viện trong VHDL.
• Package - Gói: Tạo các gói dữ liệu trong Library, như các khai báo đối tượng, khai báo chương trình con, hàm,...Khai báo Package là một kho chứa để lưu giữ các khai báo thường sử dụng, có thể được truy cập tổng thể ngang qua nhiều đơn vị thiết kế. Khai báo Package có một Package body kết hợp nếu các chương trình con hoặc thủ tục được khai báo.
• Entity - Thực thể: Cho phép khai báo các giao diện của một khối thiết kế số nào đó như khai báo các chân vào/ra, các tham số của khối mạch,...qua đó thực thể này truyền thông với các thực thể thiết kế khác trong cùng môi trường.
• Configuration - Cấu hình: Đơn vị thiết kế cấu hình cho phép gắn các phiên bản của thực thể vào những kiến trúc khác nhau. Cấu hình cũng có thể được sử dụng để thay thế một cách nhanh chóng các phần tử của thực thể trong các biểu diễn cấu trúc của thiết kế. Một configuration đơn có thể chỉ ra nhiều kết nối entity - architecture xuyên suốt hệ thống có thứ bậc của thiết kế. Ta có thể có nhiều hơn một khai báo configuration cho một entity, mỗi khai báo xác định một tập kết nối khác nhau cho các thành phần.
- Đơn vị thiết kế thứ cấp (phụ thuộc vào một đơn vị thiết kế cơ bản): • Architecture - Kiến trúc: Mô tả hoạt động bên trong của một entity hay đây là phần mô tả hoạt động của khối mạch số. Nhiều thân kiến trúc có thể mô tả các phiên bản kiến trúc khác nhau của cùng thực thể thiết kế.
các hàm, các thủ tục,...
+ Entity
Thực chất của việc khai báo thực thể chính là khai báo giao diện của hệ thống với bên ngoài. Ta có thể có tất cả các thông tin để kết nối mạch vào mạch khác hoặc thiết kế tác nhân đầu vào phục vụ cho mục đích thử nghiệm. Tuy nhiên hoạt động thật sự của mạch không nằm ở phần khai báo này. Cú pháp khai báo chung của một entity như sau:
entity Tên_thực_thể is
generic(--Khai báo danh sách các tham số generic
Tên_tham_số : [Kiểu_dữ_liệu] [:= giá_trị_khởi_tạo]; );
port(-- Khai báo danh sách bên trong các port vào ra
Tên_cổng : [mode] [Kiểu_dữ_liệu] [:=giá_trị_khởi_tạo]; );
end Tên_thực_thể;
+ Architecture
Cấu trúc này cho phép mô tả hoạt động bên trong của thực thể. Cú pháp chung của một architecture:
architecture Tên_kiến_trúc of Tên_thực_thể is -- Thực hiện các khai báo cho kiến trúc begin
-- Viết các mô tả hoạt động bên trong cho thực thể end Tên_kiến_trúc;
Phần khai báo kiến trúc có thể bao gồm các khai báo về các đối tượng signal, constant, kiểu dữ liệu, khai báo các phần tử bên trong hệ thống, hay các hàm và thủ tục sử dụng để mô tả hoạt động của hệ thống. Có ba cách mô tả kiến trúc của một phần tử (hoặc hệ thống số) đó là mô hình hoạt động, mô hình cấu trúc logic, và mô hình luồng dữ liệu. Tuy nhiên để mô tả
cho một hệ thống, trong một kiến trúc có thể kết hợp sử dụng 2 hoặc cả 3 mô hình mô tả trên để thực hiện cho từng thành phần con tương ứng của hệ thống số.
+ Package và Package Body
Package là đơn vị thiết kế cơ bản dùng để chứa những khai báo cho các đối tượng, khai báo chương trình con, hàm, kiểu dữ liệu, component có thể dùng chung cho những thiết kế, project, cấu trúc.
Package Body là đơn vị thiết kế phụ thuộc được dùng để chứa những mô tả chi tiết cho các khai báo trong đơn vị thiết kế Package nào đó, mô tả chi tiết nội dung của các hàm, các thủ tục,...Package Body thường được viết ngay sau Package. Cú pháp chung các đơn vị thiết kế Package và Package Body:
package My_Pack is constant. . .
function bv_to_integer (BV: bit_v.. return integer
component . . . subtype. . . end package My_pack; package body My_Pack is
function bv_to_integer (BV: bit_v.. return integer is
begin
end function; end My_Pack;
+ Library
Trong VHDL có các thư viện thiết kế chuẩn, ngoài ra người thiết kế có thể tạo các thư viện thiết kế riêng. Trong một thiết kế VHDL nhiều đoạn
chương trình có thể được gọi từ các thư viện khác nhau. Phân tích VHDL là một quá trình kiểm tra các đơn vị thiết kế VHDL để cho đúng cú pháp và ngữ nghĩa, các đơn vị thiết kế VHDL được lưu vào thư viện để sử dụng sau này.
Trong VHDL có thư viện thiết kế đặc biệt có tên là “WORK”. Khi người thiết kế biên dịch một chương trình viết trên VHDL nhưng không chỉ rõ thư viện đích, chương trình này sẽ được biên dịch và chứa vào thư viện “WORK”.
+ Configuration
Một thực thể có thể có một vài kiến trúc mô tả hoạt động cho nó. Trong quá trình thiết kế có thể phải thử nghiệm một vài biến thể của thiết kế bằng cách sử dụng các kiến trúc khác nhau. Cấu hình là thành phần cơ bản của đơn vị thiết kế. Cấu hình cho phép gắn các phiên bản của thực thể vào những kiến trúc khác nhau.