NGÔN NGỮ MÔ TẢ PHẦN CỨNG
2.2.2Quá trình phát triển của Verilog
Năm 1981, công ty phần mềm CAE tuyên bố rằng phần mềm tự động thiết kế của Gateway được khám phá bởi Prabhu Goel. Một trong những nhân viên đầu tiên của Gateway là Phil Moorby, tác giả đầu tiên của ngôn ngữ mô tả phần cứng GenRad (GHDL) và trình mô phỏng HILO.
Năm 1983, Gateway phát hành ngôn ngữ mô tả phần cứng Verilog có tên là “Verilog HDL” hoặc đơn thuần là “Verilog” cùng với trình mô phỏng Verilog. Năm 1985, ngôn ngữ và trình mô phỏng được nâng cao, phiên bản mới nhất của trình mô phỏng được gọi là “Verilog - XL”.
Từ năm 1985 đến năm 1987, Verilog - XL đạt được chỗ đứng vững chắc trong số những nhà thiết kế sản phẩm cao cấp do những lý do sau đây:
+ Các cấu trúc hành vi của Verilog có thể mô tả cả phần cứng lẫn tác nhân kích thích để kiểm tra.
+ Trình mô phỏng Verilog - XL hoạt động nhanh, đặc biệt là ở mức cổng và có thể quản lý các thiết kế vượt quá 100000 cổng.
+ Trình mô phỏng Verilog - XL là một trình phiên dịch, phần mềm phiên dịch thực thi trực tiếp mã nguồn thay vì biên dịch trước mã nguồn thành mã đối tượng trung gian. Bản chất phiên dịch của Verilog - XL cung cấp cho những kỹ sư thiết kế phần cứng điều mà họ mong muốn, và cần đến cùng với phương pháp dễ dàng gỡ rối tương tác các thiết kế phần cứng của họ. Với Verilog - XL, các kỹ sư có thể làm được nhiều hơn thay vì chỉ mô hình và mô phỏng, họ còn có thể khắc phục và sửa chữa một thiết kế như thể họ khắc phục và sửa chữa phần cứng thực sự trên bo mạch thử nghiệm.
Năm 1987, Verilog - XL trở nên phổ biến hơn. Kích thước thiết kế một vi mạch bắt đầu vượt quá khả năng thật của nhiều trình mô phỏng khác.
Gateway bắt đầu xông xáo theo đuổi khả năng tán thành xưởng chế tạo ASIC. Một công ty khởi đầu khác, Synopsys, cũng bắt đầu sử dụng ngôn ngữ hành vi Verilog độc quyền dưới dạng đầu vào cho sản phẩm phần mềm tổng hợp của mình.
Cùng thời điểm này IEEE đưa ra chuẩn “VHDL”, thu hút sự chú ý về khả năng của “thiết kế từ trên - xuống” sử dụng ngôn ngữ mô tả phần cứng hành vi và phần mềm tổng hợp. Tất cả các yếu tố này được kết hợp làm gia tăng việc sử dụng và việc chấp nhận Verilog - XL.
Tháng 12 năm 1989, Cadence mua Gateway.
Đầu năm 1990, Cadence chia ngôn ngữ mô tả phần cứng Verilog và trình mô phỏng Verilog - XL thành các sản phẩm riêng biệt và kế đến, đưa Verilog HDL ra công chúng. Cadence làm điều này để trong chừng mực nào đó cạnh tranh với VHDL là ngôn ngữ không độc quyền và chủ yếu là do những người sử dụng Verilog muốn chia sẻ các mô hình và kiến thức về Verilog, điều này sẽ không dễ dàng đối với một ngôn ngữ độc quyền.
Năm 1990, hầu hết các xưởng chế tạo ASIC đều hỗ trợ Verilog và đa số sử dụng Verilog - XL làm trình mô phỏng. Đây là trình mô phỏng mà nhà cung cấp vi mạch sẽ sử dụng để đảm bảo rằng vi mạch được sản xuất sẽ thoả mãn định thời của mô hình đã mô phỏng.
Năm 1993, trong tất cả các thiết kế bị chi phối bởi các xưởng chế tạo ASIC trong năm này, 85% được thiết kế và xem xét bằng cách sử dụng Verilog. Tháng 12 năm 1995, ngôn ngữ Verilog được công nhận bởi IEEE trở thành chuẩn IEEE 1364.