Các phép toán trong VHDL

Một phần của tài liệu THIẾT KẾ MẠCH XỬ LÝ TÍN HIỆU SỬ DỤNG VHDL (Trang 41 - 43)

NGÔN NGỮ MÔ TẢ PHẦN CỨNG

2.3.3Các phép toán trong VHDL

Toán tử logic: được sử dụng cho các dạng dữ liệu là bit, boolean, bit_vector và std_logic_vector. Toán tử logic gồm có: and, or, nand, nor, xor, not, xnor.

Toán tử quan hệ: được sử dụng cho hầu hết các dạng dữ liệu, tất cả các toán tử quan hệ đều cho giá trị trả về dưới dạng Boolean. Toán tử quan hệ gồm có: =, /=, <, <=, >, =>.

Toán tử số học: được sử dụng cho số nguyên, số thực, và các dạng dữ liệu vật lý, std_logic, std_logic_vector, bit, bit_vector. Cần chú ý rằng không phải tất cả toán tử số học đều có thể sử dụng cho mảng. Các toán tử số học là: +, -, *, /, abs (trị tuyệt đối), ** (hàm mũ).

Toán tử dịch: mỗi toán tử tác động vào thành phần bên trái của một toán hạng hoặc toán hạng bên phải của số nguyên để tạo ra rất nhiều toán tử dịch và quay. Số âm chỉ ra hướng khác được sử dụng. Mỗi toán tử cho kết quả cùng dạng và kích thước với toán hạng ban đầu. Các toán tử dịch trong VHDL là: dịch trái logic (sll), dịch phải logic (srl), dịch trái số học (sla), dịch phải số học (sra), quay trái (rol), quay phải (ror).

Toán tử ghép nối: toán tử “&” cho phép ghép nối một cách linh hoạt các dữ liệu đơn và dữ liệu dạng mảng thành các mảng lớn hơn.

Toán tử tách: cho phép ta lấy ra một số thành phần của mảng, chiều chỉ số của phép tách phải cùng chiều đánh chỉ số đã định nghĩa cho mảng.

Toán tử thuộc tính: Xác định thuộc tính dữ liệu của đối tượng biến và tín hiệu. Cú pháp chung:

Đối_tượng’thuộc_tính

Các thuộc tính được định nghĩa trước cho kiểu dữ liệu mảng trong VHDL là:

+ left, right: trả lại chỉ số của phần tử bên trái nhất hoặc bên phải nhất của dữ liệu mảng.

+ high, low: trả lại chỉ số của phần tử cao nhất hoặc thấp nhất của kiểu

dữ liệu mảng.

+ range, reverse_range: xác định khoảng của chỉ số của mảng. + length: trả về số lượng các phần tử của mảng.

+ event, stable: thuộc tính chỉ dùng cho đối tượng là tín hiệu, trả về giá

trị boolean, chỉ ra rằng trên đường tín hiệu đang xét có xuất hiện sự kiện thay đổi hay giá trị trên đường tín hiệu ổn định tại thời điểm hiện tại.

Một phần của tài liệu THIẾT KẾ MẠCH XỬ LÝ TÍN HIỆU SỬ DỤNG VHDL (Trang 41 - 43)