V 02 = c1 os (t) + os[2 (t)] + os[3 (t)] ϕ2 cϕ 3c ϕ (3.5)
02 d1 os[ (t) 180 ]+V os[2 (t) 180 ]+V os3[ (t) 180 ]
3.3 Thuận tiếp (Feedforward)
Trong một vòng hồi tiếp, lỗi được phát hiện và loại trừ ở đầu vào của bộ khuếch đại. Trong hệ thống thuận tiếp lỗi được loại trừ từ phiên bản giữ
chậm của đầu ra. Một hệ thống tuyến tính hoá thuận tiếp được trình bày như trong hình 3.12:
Hình 3.12 Mạch khuếch đại thuận tiếp, các bộ khuếch đại thành phần được đặc trưng bằng độ khuếch đại điện áp tuyến tính a, bộ ghép để ghép nối chúng c, độ khuếch đại đường chính là c’ (cả hai hệ số khuếch đại điện áp)
Trong hình 3.12, a1 là một hàm truyền điện áp tuyến tính của bộ khuếch đại chính và '
1
a là hàm truyền điện áp tuyến tính của bộ khuếch đại phụ. Một phần đầu vào được đưa tới bộ khuếch đại chính và một phần tới bộ khuếch đại phụ. Đầu ra của bộ khuếch đại chính được lấy mẫu trong bộ ghép nối (coupler) định hướng và được đưa vào đường phụ bởi bộ ghép định hướng khác (lần lượt là c2 và c3). Các hệ số khuếch đại và độ trễ τ1 và dịch pha ϕ1 là lý tưởng nên các phiên bản tín hiệu đầu vào, tới bộ khuếch
đại phụ theo 2 đường, triệt nhiễu, chỉ để lại sự méo được tạo ra trong bộ khuếch đại chính để đi vào bộ khuếch đại phụ. Do bộ khuếch đại phụ chỉ có tín hiệu còn lại (dư) nhỏ này để khuếch đại, nó có thể ít bị ảnh hưởng của méo hơn là bộ khuếch đại chính. Sự méo được khuếch đại bị trừ bởi tín hiệu chính ở bộ ghép đầu ra, loại bỏ méo. Một lần nữa, sự triệt nhiễu đòi hỏi giá trị thích hợp của hệ số khuếch đại và τ2 và ϕ2. Sơ đồ khối thuận
Hình 3.13 Sơ đồ khối thuận tiếp