4. Phƣơng pháp nghiên cứu
3.4.1. Thiết kế pin mặt trời CZTSSe cấu trúc đảo
Từ kết quả khảo sát nhận đƣợc trong mục 3.3, chúng tôi lựa chọn một số thông số vật liệu và thông số cấu trúc phù hợp sử dụng để thiết kế pin mặt trời glass/ZnO/ZnS/CdS/CZTSSe/Pt và cũng phù hợp sử dụng phƣơng pháp chế tạo phun phủ nhiệt phân toàn phần FSPD, cụ thể nhƣ sau:
Thông số Ký hiệu Đơn vị Lớp vật liệu ZnO CdS ZnS CZTSSe Chiều dày m 0,25 0,06 0,09 1,80 Độ rộng vùng cấm Eg eV 3,37 2,45 3,7 1,18 Ái lực điện tử eV 4,65 4,3 4,5 4,4 Nồng độ tạp chất donor ND cm-3 0,8. 1017 1,0.1016 1,5. 1016 0 Nồng độ tạp chất acceptor NA cm-3 0 0 0 0,55. 1016
Kết quả mô phỏng đặc trƣng J-V sáng và các thông số quang điện của pin mặt trời glass/ZnO/ZnS/CdS/CZTSSe/Pt (ký hiệu CEL-M_01) nhƣ trình bày trên hình 3.13.
Hình 3.13. Đặc trƣng J-V sáng của pin mặt trời glass/ZnO:In/CdS/CZTSSe/Ag thiết kế bằng mô phỏng SCAPS-1D
Mặt khác, để đánh giá hiệu năng của pin đã đƣợc thiết kế nêu trên, chúng tôi thực hiện chế tạo thử nghiệm pin mặt trời màng mỏng cấu trúc đảo glass/ZnO/ZnS/CdS/CZTSSe/Pt bằng phƣơng pháp phun phủ nhiệt phân toàn phần FSPD (Phòng Thí nghiệm Phân tích và Đo lƣờng vật lý - ĐHBK Hà Nội hỗ trợ thực nghiệm này). Quy trình công nghệ chế tạo FSPD đƣợc trình bày trong [2]. Pin mặt trời chế tạo thử nghiệm đƣợc ký hiệu CEL-01. Hình 3.14 thể hiện đặc trƣng J-V sáng của pin chế tạo thử nghiệm CEL-01.
-200 0 200 400 600 800 -8 -6 -4 -2 0 2 4 6 AM 1.5 CEL-M_01 VOC = 699,7 mV JSC = 7,12 mA/cm2 FF = 46,16% = 2,30% J (mA/cm 2 ) V (mV)
Hình 3.14. Đặc trƣng J-V sáng của pin mặt trời chế tạo thử nghiệm CEL-01
Kết quả so sánh các thông số quang điện của mẫu thiết kế CEL-M_01 và mẫu pin chế tạo thử nghiệm CEL-01 đƣợc thể hiện trong bảng 3.9.
Bảng 3.9 So sánh thông số của mẫu thực nghiệm CEL-01 và mẫu thiết kế CEL-M_01
Thông số Đơn vị
Loại mẫu Sai
lệch (%) Thực nghiệm CEL-01 Thiết kế CEL-M_01 Điện áp hở mạch (VOC) mV 685,7 699,7 2,0 Mật độ dòng điện ngắn mạch (JSC) mA/cm2 6,93 7,12 2,67 Hệ số lấp đầy (FF) % 43,62 46,16 5,5 Hiệu suất () % 2,09 2,30 10,05
Kết quả trong bảng 3.9 cho thấy, các thông số quang điện có độ sai lệch lớn nhất là 10,5% (đối với JSC) và nhỏ nhất 2,0% (đối với VOC) giữa mẫu pin chế tạo thử nghiệm CEL-01 và mẫu pin thiết kế CEL-M_01 bằng mô phỏng. Có thể thấy, còn có sự sai lệch đáng kể giữa thiết kế lý thuyết và thực nghiệm nhƣng kết quả đạt đƣợc cho thấy phƣơng pháp mô phỏng là một trong những giải pháp hỗ trợ tốt cho thực nghiệm chế tạo pin CZTSSe bằng công nghệ FSPD. Đánh giá này của chúng tôi hoàn toàn tƣơng đồng với nhận
-200 0 200 400 600 800 -6 -3 0 3 6 VOC = 685,7 mV JSC = 6,93 mA/cm2 FF = 43,62% = 2,09% V (mV) J (mA/cm 2 ) AM1.5 CEL-01
định của S.O. Oyedele và cộng sự [16] khi so sánh giữa chế tạo thực nghiệm và thiết kế pin CIGS bằng SCAPS-1D.
Để tìm hiểu bản chất các quá trình vật lý xảy ra bên trong mẫu thực nghiệm CEL-01 làm cơ sở để cải tiến thực nghiệm, chúng tôi đã sử dụng phƣơng pháp mô phỏng SCAPS-1D để khảo sát. Hình 3.15 so sánh đặc trƣng J-V của mẫu thử nghiệm CEL-01 (đƣờng (a)) và mẫu fitting CEL-F_01 bằng mô phỏng (đƣờng (b)).
Hình 3.15 Kết quả fitting đặc trƣng J-V của mẫu CEL-01
Có thể thấy, độ sai lệch các thông số quang điện giữa mẫu thực nghiệm CEL-01 và mẫu làm khớp CEL-F_01 có giá trị nhỏ ( 0,57%). Điều này, cho phép thông tin mô phỏng có thể phản ánh tƣơng đối phù hợp với các quá trình vật lý xảy ra trong mẫu thực nghiệm CEL-01.
Dựa vào kết quả mô phỏng trên hình 3.15 có thể xác định một số thông số về nồng độ và thông số điện đối với lớp hấp thụ CZTSSe (phản ánh thông số thực của pin chế tạo thực nghiệm CEL-01) nhƣ sau:
Nồng độ acceptor: NA = 5,25.1016 cm-3
Mật độ khuyết tật phân biên tại tiếp xúc CdS/CZTSSe: NS=3,8.1012cm-2
RS = 10,5; RSH = 195
So sánh các thông số nhận đƣợc trên của CEL-01 với thông số liên quan của mẫu thiết kế CEL-M_01, chúng tôi nhận thấy nồng độ NA
CZTSSe của CEL-01 nhỏ hơn nồng độ NACZTSSe của CEL-M_01 một giá trị 0,19.1016 cm-3, trong khi đó, các nồng độ NtCIAS và NSCZTSSe của CEL-01 đều lớn hơn với các giá trị lần lƣợt là 0,34.1013 cm-3 và 2,7.1012 cm-2.
Theo chúng tôi, nguyên nhân của sự suy giảm nồng độ NA và sự gia tăng Nt và NS của mẫu thực nghiệm là do sự xuất hiện thêm pha thứ hai CZTS, CZTSe do sự phân bố không đồng đều hợp phần S/S+Se và cấu trúc mạng hình thành có khuyết tật trong quá trình lắng đọng màng CZTSSe bằng phƣơng pháp SPD nhƣ trong thông báo [18]. Chính các sai hỏng hay khuyết tật này đã hình thành các tâm tái hợp tƣơng ứng với các trạng thái điện tử định xứ ở tiếp xúc công nghệ CdS/CZTSSe (vị trí giữa đáy vùng dẫn Nc và đỉnh vùng hoá trị Nv trong sơ đồ dải năng lƣợng) đã làm gia tăng quá trình tái hợp phân biên. Kết quả làm cho VOC, JSC giảm nên kéo theo giảm mạnh theo nhƣ kết quả thể hiện trong bảng 3.9.
Nhƣ vậy, để có thể cải thiện hiệu năng của pin chế tạo thực nghiệm bằng phƣơng pháp FSPD chúng ta cần phải kiểm soát đƣợc sự hình thành pha trung gian (nhƣ CZTS và CZTSe) và điều chỉnh hợp phần S/S+Se trong quá trình lắng đọng lớp hấp thụ CZTSSe. Các yêu cầu này cần đƣợc nghiên cứu sâu hơn trong thực nghiệm sau này.
Từ kết quả phân tích trên có thể kết luận:
Các kết quả đạt được trên mới chỉ là bước đầu nhưng cũng cho thấy tiềm năng của phương pháp mô phỏng SCAPS-1D trong nghiên cứu chế tạo pin mặt trời màng mỏng. Bằng phương pháp SCAPS-1D đã thiết kế được cấu trúc tối ưu của pin mặt trời màng mỏng cấu trúc đảo sử dụng lớp đệm kép
glass/ZnO/ZnS/CdS/CZTSSe/Pt đạt hiệu suất chuyển đổi quang điện là 2,09% theo lý thuyết và hiệu suất chuyển đổi của pin chế tạo thử nghiệm theo thông số thiết kế đã đạt được 2,30%.