CHƯƠNG 4: KHẢO SÁT CHẤT LƯỢNG HỆ THỐNG ĐKTĐ LIÊN TỤC
4.3.1 Hệ quán tính bậc một
Hàm truyền:
Hệ thống kín chỉ có một cực thực
Hình 4.3. Giản đồ cực - zero của hệ quán tính bậc nhất
Đáp ứng của hệ thống khi tín hiệu vào là hàm nấc:
Nhận xét: (hình 4.4)
• Đáp ứng quá độ của khâu quán tính bậc nhất không có vọt lố.
• Thời hằng T là thời điểm c(t) đạt 63.2% giá trị xác lập, T càng nhỏ đáp ứng càng nhanh. •Thời gian xác lập ts(settling time) là thời gian để sai số giữa c(t) và giá trị xác lập nhỏ hơn ε (ε = 5% hay 2%). • Sai số xác lập bằng 0. 4.3.2 Hệ dao động bậc hai Hàm truyền: trong đó: Hệ thống có cặp cực phức liên hợp
Hình 4.5 Giản đồ cực - zero của hệ dao động bậc hai
Hình 4.6 Đáp ứng quá độ của hệ dao động bậc hai Đáp ứng của hệ thống khi tín hiệu vào là hàm nấc
trong đó độ lệch pha ө xác định bởiθ = ξ Nhận xét: (hình 4.6)
• Đáp ứng quá độ của khâu dao động bậc hai có dạng dao động với biên độ giảm dần.
- Nếu = 0: c(t) = 1- sinnt, đáp ứng của hệ là dao động không suy giảm với tầnsố ωn, ωn gọi là tần số dao động tự nhiên.
- Nếu0 <ξ <1, đáp ứng của hệ là dao động với biên độ giảm dần, ξ gọi là hệ số tắt, ξ càng lớn dao động suy giảm càng nhanh.
• Đáp ứng của khâu dao động bậc hai có vọt lố.
Tổng quát, độ vọt lố (POT – Percent of Overshoot) được định nghĩa là
(4.8)
(cmax - giá trị cực đại của c(t); cxl - giá trị xác lập của c(t))
Đối với hệ dao động bậc hai, độ vọt lố POT được tính bởi công thức
(4.9)
• Thời gian xác lập ts là thời gian để sai số giữa c(t) và giá trị xác lập nhỏ hơn e (e =
5% hay 2%).
Đối với hệ bậc hai
(4.10)
(4.11)
• Thời gian lên tr(rise time) là thời gian để c(t) tăng từ 10% đến 90% giá trị xác lập. Đối với hệ bậc hai
(4.12)
Chú ý: Nếuξ ≥1, ta không gọi là hệ dao động bậc hai vì trong trường hợp này đáp ứng của hệ không có dao động.
Đáp ứng của hệ thống
• Nếuξ>1, hệ thống kín có hai nghiệm thực phân biệt