PHƯƠNG PHÁP CHẲN LẺ (PARITY METHOD E)

Một phần của tài liệu giáo trình kiến trúc máy tính 2 - phan văn nghĩa (Trang 26 - 27)

e) Bộ điều khiển (control unit CU)

2.9 PHƯƠNG PHÁP CHẲN LẺ (PARITY METHOD E)

Có một phương pháp được dùng phổ biến để tìm lổi trong quá trình truyền số liệu là phương pháp chẳn lẻ.

Người ta thêm 1 bit chẳn lẻ (parity bit) vào đầu hoặc cuối dãy số liệu được truyền đi. Thông thường bit chẳn lẻ được thêm vào vị trí MSB. Giả sử người ta cần truyền đi số liệu dưới dạng mã ASCII 7 bit, bit chẳn lẻ sẽ được thêm vào như hình sau:

parity bit b6 B5 b4 b3 B2 b1 b0 Có 2 kiểu chẳn lẻ là:

• Chẳn lẻ chẳn (even parity): Bit chẳn lẻ được thêm vào sao cho tổng số con số 1 (kể cả bit chẳn lẻ) là một số chẳn.

• Chẳn lẻ lẻ (odd parity): Bit chẳn lẻ được thêm vào sao cho tổng số con số 1 (kể cả bit chẳn lẻ) là một số lẻ.

Giả sử cần truyền đi chuổi ký tự HELLO theo phương pháp chẳn lẻ chẳn. Tại máy phát sẽ phải truyền đi chuỗi ký tự sau (bit chẳn lẻ tại LSB).

H 01001000 E 1100 0101 L 11001100 L 11001100

O 11001111

Tại máy thu sau khi nhận được chuổi ký tự, một mạch logic sẽ kiểm tra tổng số con số 1 xem có phải là số chẳn hay không. Nếu tổng số con số 1 là số chẳn thì số liệu là bình thường. Nếu tổng số con số 1 là số lẻ thì số liệu đã bị sai trong quá trình truyền. Lúc này máy thu sẽ yêu cầu máy phát truyền lại nếu thấy cần thiết.

Phương pháp chẳn lẻ chỉ tìm được lỗi đơn. Để phát hiện các lỗi nhiều bit phải sử dụng mã Hamming.

CHƯƠNG 3 : CỔNG LOGIC & MẠCH SỐ

Trong chương này chúng ta cũng sẽ xem xét việc sử dụng đại số Bool để mô tả và phân tích các mạch logic. Một phần của chương này sẽ trình bày các mạch số thường được sử dụng trong kỹ thuật máy tính. Nội dung của chương này là cơ sở để tìm hiểu hoạt động của bộ ALU sẽ được trình bày ở chương 4.

Một phần của tài liệu giáo trình kiến trúc máy tính 2 - phan văn nghĩa (Trang 26 - 27)

Tải bản đầy đủ (PDF)

(62 trang)