Tr−ớc khi xem xét các kiến trúc chuyển mạch với các cách đệm khác nhau, cần xem xét các ph−ơng pháp xác định hiệu năng quang, vì đây là một công việc rất quan trọng để xác định mô hình chuyển mạch với kiểu đệm nào có khả năng ứng dụng trong thực tế.
Tham số tỉ lệ lỗi bit BER (Bit Error Rate) là một trong các tham số hiệu năng rất quan trọng, không những trong hệ thống chuyển mạch mà còn trong rất nhiều các hệ thống khác nh− các hệ thống truyền dẫn. BER của mỗi cấu hình đ−ợc xác định bằng việc phân tích các mô hình và đ−ợc định l−ợng nhờ máy tính. Nhiễu và xuyên âm đều đ−ợc lấy mẫu, nhiễu giao thoa có thể bỏ qua (vì nhỏ hơn 60 dB so với tín hiệu). Hệ số tăng ích của mỗi kiến trúc chuyển mạch đều đ−ợc chỉnh bằng 0, và sử dụng một hay một số tầng khuyếch đại thêm bên ngoài để thuận tiện tính toán.
Giả thuyết rằng suy hao trên đ−ờng dây trễ có thể bỏ qua. Để chứng minh giả thuyết hãy giả sử thiết kế đệm đ−ợc 250 gói tin hoạt động ở tốc độ 10 Gb/s. Nếu tế bào ATM đ−ợc đệm thì bộ đệm phải l−u 53x8x250 = 106.000 bit. Vì mỗi bit kéo dài 0,1 ns
nên độ trễ là 10,6 às, nh− vậy độ dài đ−ờng dây trễ là 2,12 km. Với suy hao quang
thông th−ờng thì mỗi đ−ờng dây trễ nh− vậy sẽ không ảnh h−ởng tới mô hình, do đó suy hao trên đ−ơng dây trễ có thể bỏ qua. Ngoài ra cũng có thể bỏ qua sự thay đổi độ dài đ−ờng d−ới tác động nhiệt độ, vì mỗi đ−ờng dây trễ đều có bộ ổn định nhiệt.
Tiêu chí cần đạt đ−ợc là BER =10-14, vì giá trị BER này sẽ đảm bảo đ−ợc lỗi
đ−ờng truyền và BER hợp lí ở liên kết đầu cuối. Trong chuyển mạch điện, BER cũng đạt đ−ợc gần nh− bằng không, nên các công nghệ quang mới nhất cũng phải đáp ứng đ−ợc chỉ tiêu hiệu năng này.
Các bộ khuyếch đại quang bán dẫn (SOA's) đ−ợc sử dụng để chuyển mạch và khuyếch đại, phát sinh thêm nhiễu cộng tự phát, điều này rất bất lợi và cũng đ−ợc xét trong mô hình tính toán. Nguồn nhiễu này đã làm giới hạn kích th−ớc mỗi chuyển mạch và số l−ợng chuyển mạch có thể ghép tầng. Ngoài ra, các thiết bị nh− bộ kết hợp và AWG (sử dụng để định tuyến theo b−ớc sóng) cũng sinh ra nhiễu xuyên kênh nên làm suy giảm tín hiệu, và trong tr−ờng hợp xấu nhất là trùng với b−ớc sóng và trạng thái phân cực của tín hiệu. Nói chung, mọi tính toán đều dựa trên một số giả thiết sau:
Bộ khuyếch đại quang bán dẫn (SOA) có hệ số khuyếch đại đều trong băng tần
làm việc.
Tín hiệu đầu vào tới SOA nằm ở tần số trung tâm của băng tần bộ khuyếch đại.
Không có hiện t−ợng bão hoà trong SOA do nhiễu tự phát, nh−ng có hệ số khuyếch đại bão hoà do tín hiệu vì tín hiệu lớn hơn nhiễu rất nhiều.
Bộ biến đổi b−ớc sóng khả chỉnh không gây suy hao, và điều này có thể đạt
đ−ợc trong thực tế.
Các bộ biến đổi b−ớc sóng khả chỉnh không sinh nhiễu cộng, vì mặc dù có nhiễu
cộng, nh−ng chúng lại cải thiện dạng tín hiệu nhờ hiệu ứng truyền đạt phi tuyến.
ảnh do bộ lọc AWG không quan trọng, chúng đ−ợc coi nh− gây suy hao 2 dB
khi tín hiệu tới đầu ra chính xác, và 37 dB (2dB +35dB) khi tín hiệu bị sai đầu ra. AWG gây nhiễu xuyên kênh nhỏ hơn 35 dB so với tín hiệu.
Laser hoạt động với tần số ổn định.
Sợi dịch tán sắc đ−ợc sử dụng làm đ−ờng dây trễ để tránh ảnh h−ởng tán sắc.
Tỉ lệ suy hao đầu vào là 20 dB.
Mỗi bộ chia thụ động 1ìN hay bộ kết hợp thụ động Nì1đều có suy hao là
dB n 2 log
10 10 + (2 dB là hệ số quá nhiễu), do đó suy hao có mối quan hệ trực
tiếp với số l−ợng đầu vào và đầu ra.
Mỗi SOA có hệ số suy hao 6 dB và công suất bão hoà là 10 dB.
Suy hao khi coupler kết hợp với SOA là 2 dB.
Tỉ lệ suy hao trong SOA là 60 dB.
Mỗi bộ khuyếch đại EDFA có hệ số suy hao là 5 dB.
3.4.1.1 Bộ đệm đầu ra
Cấu trúc đệm đầu ra gồm một tr−ờng chuyển mạch và một bộ đệm ở đầu ra của tr−ờng chuyển mạch nh− hình 3.14. Trong một khe thời gian, các gói tới cùng một đầu ra đều đ−ợc đ−a vào bộ đệm đồng thời một cách thích hợp. Nếu bộ đệm đã đầy thì các
gói đến tiếp theo sẽ bị loại và xảy ra mất gói. Xác suất mất gói th−ờng là từ 10-10 tới
10-11 tuỳ thuộc từng loại ứng dụng.
1 2 3 N 1 2 N Chuyển mạch không gian
Nếu chọn kích th−ớc bộ đệm tuỳ ý thì sẽ không có sự mất gói song ta đã không tính đến độ trễ gói cũng nh− hiệu năng chuyển mạch.
Trễ gói xảy ra do tranh chấp khi có nhiều gói muốn tới cùng đầu ra ngay lập tức. Độ trễ đ−ợc tính là độ trễ trung bình thống kê ở một bộ đệm. Các phân tích, tính toán độ trễ th−ờng dựa trên kiểu l−u l−ợng Bernoulli hay l−u l−ợng đều, tức là các biến cố là độc lập, có xác suất không đổi, đồng thời sự phân bố l−u l−ợng ở đầu ra là nh− nhau. Cách phân tích này tuy có hạn chế vì l−u l−ợng trên thực tế là không đều, mang tính chất bùng nổ (có thời điểm rất lớn), song lại dễ phân tích và dễ so sánh t−ơng quan giữa các loại cấu hình đệm khác nhau, do đó ta chọn kiểu l−u l−ợng này để phân tích.
3.3.1.2 Bộ đệm chia xẻ
Đây là một dạng của đệm đầu ra, song mọi bộ đệm trên từng đầu ra đều dùng chung một vùng RAM (bộ nhớ truy nhập ngẫu nhiên). Nh− vậy giới hạn khả năng đệm đ−ợc tính là tổng số gói trên toàn bộ đệm RAM. Đây là ph−ơng thức phổ biến trong chuyển mạch ATM, thực hiện theo kiểu truy nhập bộ nhớ ngẫu nhiên điện. Nó không có khả năng thực hiện dạng bằng quang, vì không có bộ nhớ bằng quang t−ơng đ−ơng, và do sự phức tạp của chuyển mạch. Tuy nhiên, nhiều chuyển mạch gói quang có thể nói đã sử dụng bộ đệm chia xẻ khi cạnh tranh với bộ đệm đầu ra, các đ−ờng trễ đ−ợc chia xẻ giữa các bộ đệm đầu ra.
3.3.1.3 Bộ đệm vòng
Nếu nhiều gói ở nhiều đầu vào cùng tới một đầu ra, khi đó chỉ một gói đ−ợc truyền qua, còn lại đều đ−ợc truyền qua vòng hồi tiếp nh− hình 3.15.
Mỗi một lần quay vòng sẽ làm trễ thời gian t−ơng ứng một gói, tức là là mỗi một
vòng cho độ trễ một gói. Ví dụ một chuyển mạch 64ì64với xác xuất mất gói 10-10, tải
trọng 0.8 thì yêu cầu sử dụng 237 vòng lặp hồi tiếp. Khi thực hiện bằng vòng lặp với một độ trễ khi đó cần nhiều vòng lặp, hoặc có thể dùng một vòng có độ trễ khác nhau.
Chuyển mạch không gian
Trễ một khe thời gian
3.3.1.4 Bộ đệm đầu vào
Cấu trúc đệm đầu vào gồm có một tr−ờng chuyển mạch không gian và một bộ đệm ở đầu vào nh− hình 3.16.
Hình vẽ chỉ ra một chuyển mạch không gian với các bộ đệm trên các đầu vào. Kiểu đệm gói này rất hay đ−ợc sử dụng trong chuyển mạch gói điện vì nó có khả năng đồng bộ các gói tin ở đầu vào, tuy nhiên cũng cần giải quyết hiện t−ợng tắc nghẽn đầu vào HoL (head_ of _ line), giới hạn thông l−ợng lớn nhất là 58% cho l−u l−ợng hợp nhất . Ví dụ nh− gói thứ hai trong hàng đợi thứ ba yêu cầu tới đầu ra 3 nh−ng nó bi dữ lai do đầu gói thứ nhất bị nghẽn
Trên đây là bốn kiểu đệm chính trong kĩ thuật chuyển mạch, tuy trong thực tế các thiết kế th−ờng kết hợp các kiểu đệm này với nhau, có thể là đệm đầu vào kết hợp với đệm đầu ra.
3.4.2 Chuyển mạch đơn tầng 3.4.2.1 OASIS
Hai loại OASIS sẽ đ−ợc xét về hiệu năng, khả năng modul và khả năng mở rộng mà một loại có coupler thụ động liên kết với bộ lọc để cung cấp chức năng định tuyến, loại thứ hai sử dụng thiết bị AWG để giảm suy hao.
OASIS là mô phỏng của đệm đầu ra, độ đệm gói hay số khe thời gian đệm giống nh− đệm đầu ra, và đ−ợc định h−ớng chính xác tới đầu ra. Tr−ớc hết ta sẽ mô phỏng
tóm tắt đệm đầu ra, sau đó sẽ mô tả về chuyển mạch OASIS.
Mô phỏng đệm đầu ra
Chuyển mạch đ−ợc cấu hình để mỗi gói đầu vào có thể trễ từ 0 tới b khe thời gian. b là độ sâu của mỗi bộ đệm đầu ra. Tại một thời điểm, nếu không có tranh chấp đầu ra, gói sẽ đ−ợc chuyển tới đầu ra yêu cầu ngay lập tức. Để mô phỏng ta dùng N bộ đếm (N là số l−ợng đầu vào và đầu ra), mỗi bộ đếm liên kết với 1 đầu ra của chuyển mạch để tính toán độ trễ gói. Mỗi bộ đếm sẽ điều khiển một số gói trong bộ đệm đầu ra ảo có nguyên tắc truy nhập
Chuyển mạch không gian 4 1 2
2 2 1 4 3 1 2 1 4
"vào tr−ớc ra tr−ớc" FIFO (First In First out), giá trị bộ đếm giảm một khi một gói tin ra khỏi và tăng một khi có một gói tin tới. Mỗi gói tin sẽ đ−ợc chuyển ra tại một khe thời gian mới trừ khi bộ đệm rỗng. Nếu nhiều gói muốn tới cùng một đầu ra ở một khe thời gian thì chúng sẽ đ−ợc đăng kí một độ trễ và đ−ợc chuyển lần l−ợt tới bộ đệm.
Tổng độ trễ tính bằng khe thời gian đ−ợc thống kê là giá trị bộ đếm đầu ra. Khi bộ đếm hiện giá trị là b thì gói đến sẽ bị loại tr−ớc khi vào tr−ờng chuyển mạch vì xảy ra hiện t−ợng quá tải. Qua quá trình thử nghiệm trên thực tế, ng−ời ta thấy OASIS có cùng hiệu năng với chuyển mạch đệm đầu ra với độ sâu của bộ đệm b.
a)OASIS sử dụng coupler thụ động
Mô hình này đ−ợc mô tả nh− hình 3.17
Hình 3.17 : Chuyển mạch OASIS sử dụng coupler thụ động
Các bộ chuyển đổi b−ớc sóng khả chỉnh (TWC's) sẽ mã hoá các gói tin đầu vào d−ới một b−ớc sóng thích hợp với bộ lọc ở đầu ra. Mỗi gói tin sau đó đ−a vào bộ chuyển mạch quang (nh− một bộ tách kênh) 1 đầu vào và (b+1) đầu ra, để điều khiển gói tin tới một trong các đ−ờng đây trễ có độ dài 1, 2, … , b khe thời gian hoặc 0 (nếu chiều dài hiệu dụng bằng 0). Với thuật toán mô phỏng đệm đầu ra ở trên và độ trễ mỗi gói đã biết, tín hiệu điều khiển của thiết bị có thể dễ dàng xác định đ−ợc.
Với các giả thiết trong phần tính hiệu năng quang ở trên, công suất quang suy hao của kiến trúc này có thể xác định, đ−ợc thể hiện trên hình 3.18.
Coupler thụ động
Đầu vào Đầu ra
1 1 2 2 N N TWC's Tách kênh tích cực Bộ lọc cố định
Hình 3.18: Công suất suy hao của OASIS do coupler thụ động
8 7 6 5 4 3 2 1 0 C ô ng s u ất s uy h ao ( dB ) Số l−ợng đầu vào/ ra 4 8 622 Mb/s 2,5 Gb/s 10 Gb/s
Giả thiết chiều sâu bộ đệm bằng số đầu vào và đầu ra, khi đó có thể đánh giá hiệu năng quang chính xác mà không quá phức tạp. Do đó, nếu kích th−ớc chuyển mạch tăng (số đầu vào và đầu ra tăng) thì độ sâu của bộ đệm cũng tăng, và tỉ lệ mất gói sẽ giảm. Ngoài ra, tốc độ bit cũng ảnh h−ởng tới hiệu năng vì nhiễu bộ khuyếch đại quang bán dẫn SOA tăng nhanh với tốc độ bit. Hiệu năng đã đ−ợc tính toán ở tốc độ bit 622
Mb/s; 2,5 Gb/s; và 10 Gb/s. Với chuyển mạch 16 ì16 không thể đạt BER =10-14 ở tốc
độ 2,5 Gb/s hay 10 Gb/s, và suy hao công suất quá lớn (lớn hơn 2 dB) ở tốc độ 10 Gb/s
đối với chuyển mạch 8 ì8. Bộ khuyếch đại quang bán dẫn SOA đ−ợc sử dụng nh− một
thành phần của bộ tách kênh tích cực, hai bộ SOA có thể bù suy hao khi tách và ghép kênh, nh−ng nhiễu do nó sinh ra làm giảm hiệu năng quang của chuyển mạch.
b)OASIS sử dụng AWG
Cấu hình này là sự thay đổi của của cấu hình tr−ớc, các coupler thụ động và bộ lọc đ−ợc thay thế bằng AWG để giảm suy hao. Hoạt động giống nh− trên, chỉ khác là các bộ chuyển đổi b−ớc sóng khả chỉnh mã hóa b−ớc sóng gói tin theo đầu ra yêu cầu, và nếu t−ơng ứng với b−ớc sóng hoạt động của đ−ờng dây trễ thì đều đ−ợc truyền qua.
Hình 3.19 trình bày về hiệu năng quang của mô hình này, BER có thể đạt tới 10-14 ở tốc
độ bit 2,5 Gb/s với chuyển mạch 16ì16, và suy hao công suất đối với chuyển mạch
8 ì8 ở tốc độ 10 Gb/s chỉ d−ới 1,5 dB.
Cả hai mô hình OASIS này đều không thể thực hiện −u tiên gói vì các gói khi đã vào hàng đợi thì không thể hủy bất cứ một gói nào khi có độ −u tiên cao hơn. Hai kiến trúc OASIS có cùng độ mất gói và độ trễ nh− chuyển mạch đệm đầu ra.
2,5 2 1,5 1 0,5 0 C ôn g su ất s u y h ao ( d B ) Số l−ợng đầu vào/ ra 4 8 12 16
Hình 3.19: Công suất suy hao của OASIS sử dụng AWG's
622 Mb/s 2,5 Gb/s 10 Gb/s