Quá trình sắp xếp kênh E-DCH sao cho mã hoá kênh lên các kênh vật lý khá đơn giản. Nh mô tả trên hình 3.5, E-DCH đợc sắp xếp lên một trong số các kênh E-DPDCH tách biệt so với kênh DPDCH. Phụ thuộc vào E-TFC đợc chọn, số lợng các kênh E-DPDCH đợc sử dụng sẽ khác nhau. Đối với các tốc độ số liệu thấp, một kênh E-DPDCH với hệ số trải phổ tỷ lệ nghịch với tốc độ số liệu là đủ.
Để duy trì tơng thích ngợc, việc sắp xếp DPCCH, DPDCH và HS- DPCCH đợc giữ nguyên so với các phát hành trớc.
Thứ tự cấp phát các kênh E-DPDCH đợc chọn lựa để giảm thiểu tỷ số công suất đỉnh trên công suất trung bình (PAPR: Peak to Average Power Ratio) trong UE và nó cũng phụ thuộc vào việc có mặt các kênh HS-DCCH và DPDCH hay không. PAPR càng cao thì khoảng lùi cần thiết trong bộ khuyếch đại công suất càng lớn và vùng phủ đờng lên càng bị giảm. Vì thế rất cần PAPR thấp. PAPR cũng là nguyên nhân vì sao SF2 đợc sử dụng vì có thể chứng minh rằng SF2 có PAPR thấp hơn SF4. Đối với các tốc độ bit cao hơn, hỗn hợp các hệ số trải phổ 2xSF2+2xSF4 đợc sử dụng. Các cấu hình kênh vật lý có thể có khác nhau đợc liệt kê trong bảng 3.2 và hình 3.5 minh hoạ ấn định kênh vật lý đồng thời với HS-DPCCH.
Hình 3.5. Cấp phát mã trong trờng hợp khai thác đồng thời E-DCH và HS-DCCH Bảng 3.2. Các cấu hình kênh vật lý có thể có #DPCCH #DPDCH #HS- DPCCH #E-DPCCH E-DPDCH Chú thích 1 1-6 0 hay 1 - - Các cấu hình 36
R5
1 0 hay 1 0 hay 1 1 1XSF≥4 Tốc độ thô E-
DPDCH 0,96Mbit/s
1 0 hay 1 0 hay 1 m1 2xSF4 Tốc độ thô E-
DPDCH 1,92Mbit/s
1 0 hay 1 0 hay 1 1 2xSF4 Tốc độ thô E-
DPDCH 3,84Mbit/s
1 0 0 hay 1 1 2xSF2+2xSF4 Tốc độ thô E-
DPDCH 5,76Mbit/s