Chỉ có kênh vật lý dành riêng đờng xuống phát số liệu dành riêng đợc tạo ra từ lớp 2 và lớp cao hơn, trong bộ ghép trung gian với thông tin điều khiển tạo ra tại lớp 1. Vì vậy DPCH đờng xuống là một bộ ghép thời gian của DPDCH đờng xuống, với mỗi khung có chiều dài 10ms chia thành 15 khe trung gian với Tslot = 2560 chip, tơng ứng với 1 chu kỳ điều khiển công suất. Giống nh các cấu trúc khung trớc, tham số k trong hình 2-18 xác định tổng số bit trên một khe DPCH đờng xuống nó liên quan đến hệ số trải phổ SF của kênh vật lý là SF = 512/2.k. Vì thế hệ số trải phổ có thể biến đổi từ 512 đến 4. Khung #1 #2 #i #71 #72 T = 72mssiêu khung Siêu khung Khe #1 #2 #i #15 T = 10msf Khung Các bít TFCI N Khe TFCI các bít dữ liệu 1 data1 N Các bít TCP NTCP các bít hoa tiêu plot N Các bít dữ liệu 2 Ndata2 DPCCH DPDCH DPCCH DPDCH DPCCH T= 2,560 chip, 10.2 bit( k= 0,1,2,...,7)k
Hình 2-18. Cấu trúc khung của kênh DPCH đờng xuống
Có hai kiểu DPCH đờng xuống cơ bản: một chứa TFCCI (các dịch vụ đồng thời biến đổi) và một không chứa TFCI (các dịch vụ tốc độ cố định). Trong khi hỗ trợ TFCI đờng xuống trong mạch là tuỳ chọn, nó do mọi UE uỷ nhiệm. UTRAN xác định xem có truyền FCI hay là không.
b. Kênh vật lý đờng xuống chung.
• Kênh hoa tiêu chung (CPICH)
Hình 2-19 minh hoạ cấu trúc khung của CPICH, đó là một kênh vật lý đ- ờng xuống tốc độ cố định (30kbps, SF = 256) thực hiện truyền chuỗi bit/ ký tự xác định trớc.
Khe #0 Khe #1