THIẾT KẾ TRẠM GỐC-NOD EB CHO 3G WCDMA UMTS 2.1 GIỚI THIỆU
2.2.4. Thiết kế phiến xử lý băng gốc thu (RAXBBB)
• Các chức năng xử lý đường lên cho DCH
Trên đường lên, tín hiệu nhận dược từ giao diện vô tuyến được đưa vào băng gốc ở dạng tín hiệu số từ phần vô tuyến TXB của BTS (hình 2.6). Đối với kênh vật lý riêng (DPCH), Tín hiệu đến từ TRX được xử lý trong khối chức năng của bộ giải điều chế, khối này cũng chứa bộ tìm đường và máy thu RAKE.
Hình 2. : Các khối chức năng xử lý đường lên của TXB
• Bộ tìm đường
Trong môi trường truyền sóng đa đường, máy thu RAKE phải biết khi nào các tia sóng đến, nghĩa là nó phải xác định vị trí của các tia sóng đa đường này trên trục thời gian trễ để có thể ấn định các ngón RAKE đến các vị trí mà tại đó các phần tử đa đường đạt đựơc một công suất nhất định. Nhiệm vụ của bộ tìm đường trong băng gốc là đồng bộ các ngón của máy thu RAKE.
Máy thu RAKE phân tách các phần tử đa đường và kết hợp nhất quán chúng thành một vectơ tín hiệu lớn để đảm bảo điều kiện tách sóng tốt. Điều này cho phép tăng xác suất đưa ra quyết định đúng và cải thiện hiệu năng máy thu.
• Bộ kết hợp đoạn ô
Trong quá trình chuyển giao mềm hơn khi xẩy ra chuyển giao giữa các đoạn ô cùng một BTS và trên cùng một sóng mang, các tín hiệu sau tách sóng được kết hợp với nhau.
Các tín hiệu DPCH được phân kênh và giải sắp xếp thành DCH của kênh truyền tải cho bước xử lý tiếp theo trong bộ giải mã.
• Bộ giải mã
Tín hiệu đầu vào bộ giải mã bao gồm các bit mềm đan xen từ bộ giải điều chế. Khối giải mã thực hiện các chức năng sau:
√ Giải đan xen lần hai
√ Giải phân đoạn kênh vật lý √ Phân luồng dịch vụ
√ Phối hợp tốc độ √ Giải đan xen lần một √ Giải mã xoắn và turbo √ Phát hiện lỗi theo CRC.
• Các chức năng xử lý đường lên cho RACH
Khi UE tìm cách kết nối với BTS, máy thu truy nhập ngẫu nhiên sẽ phát hiện tiền tố chứa chữ ký sẽ được sử dụng cho phần bản tin RACH. Sau khi máy thu phát hiện tiền tố, nó xác định phần bản tin RACH sử dụng chữ ký nào và có đủ tài nguyên băng gốc hay không. Nếu đủ, nó gửi bản tin đồng ý (Ack) đến UE thông qua xử lý đường xuống và bắt đầu xử lý bản tin RACH theo cách giống như đã trình bày ở trên cho DCH.
• Chức năng giao thức khung cho DCH và RACH (DCH FP và RACH FP)
Chức năng giao thức khung cho DCH và RACH lắp ráp số liệu giao thức khung vào các khung với mỗi khung bao gồm tiêu đề và tải tin (số liệu của người sử dụng). Sau đó các khung số liệu này được gửi đến RNC thông qua mặt phẳng người sử dụng Iub.
RAXB khôi phục thông tin nguyên gốc được nhận được từ tín hiệu thu vô tuyến cho các kênh truy nhập ngẫu nhiên và các kênh riêng. 3GPP đã định nghĩa các quy định đối với hiệu năng thu đường lên. Độ nhạy thu, hiệu năng tỷ số tín hiệu trên nhiễu và dung kượng các kênh vật lý xác định đặc tính của máy thu.
• Thực hiện RAXB băng gốc (RAXBBB)
Phiến xử lý đường lên băng gốc (RAXBBB ) được chia thành hai phần chính: bộ xử lý phiến (BP: Board Processor) và phần cứng xử lý số liệu đặc thù phiến (DP: Data processing). Bộ xử lý phiến điều khiển phiến và các phần lưu lượng. Phần cứng DP xử lý số liệu của người sử dụng nhận được từ giao diện vô tuyến đến giao diện Iub. Hình 2.7 cho thấy các khối trên phiên RAXBBB.
Hình 2. : Thực hiện RAXB
Phần DP chứa các khối: xử lý tốc độ chip CCH, tốc độ chip DCH, tốc độ ký hiệu CCH và tốc độ ký hiệu DCH.
Khối xử lý tốc độ chip CCH phát hiện tiền tố, tạo lập chỉ thị bắt, tách và lấy ra các bản tin (RACH) cho kênh truy nhập ngẫu nhiên (PRACH) từ số liệu thu được trên giao diện vô tuyến.
Khối xử lý tốc độ chip DCH tách và lấy ra DCH từ số liệu thu được (DPDCH/DPCCH) và bit điều khiển công suất trên giao diện vô tuyến.
Khối xử lý tốc độ ký hiệu CCH xử lý CCTrCH nhận được từ khối xử lý tốc độ chip để được các TrCH đã giải mã trước khi gửi chúng đến RNC thông qua giao thức khung Iub.
Khối xử lý tốc độ ký hiệu DCH xử lý CCTrCH nhận được từ khối xử lý tốc độ chip để được các TrCH đã giải mã trước khi gửi chúng đến RNC thông qua giao thức khung Iub.
Các giải thuật và chức năng để xử lý số liệu ổn định của người sử dụng được thực hiện trong phần cứng cố định (ASIC) để đảm bảo dung lương cao. Trái lại các giải thuật để xử lý số liệu có thể thay đổi của người sử dụng (chẳng hạn đanh giá kênh) được thực hiện trong phần cứng có thể thay đổi tải (DSP hay FPGA). Chức năng mới (do các tăng cường trong các tiêu chuẩn 3GPP) cũng được thực hiện trong phần cứng có thể thay đổi tải (DSP và FPGA).
Cấu trúc (hình 2.7) và kết hợp phần cứng cố định định với phần cứng có thể thay đổi tải tạo nên kiến trúc chịu được tương lai:
√ Độ nhạy thu có thể được cải thiện bằng cách cập nhật các giải thuật trong phần cứng có thể thay đổi tải và phần mềm
√ Phần cứng này được chuẩn bị cho các chức năng tương lai của 3GPP (các phát hành tương lai). Điều này có nghĩa rằng có thể nâng cấp các chức năng và các mở rộng lớp vật lý của 3GPP
√ Tính năng khả mở rộng của DCH và CCH đảm bảo rằng có thể tăng dung lượng từng khối bằng cách sử dụng các công nghệ ASIC, FPGA và DSP
√ Cấu trúc khối hỗ trợ liên kết bên trong cũng như giữa các khối xử lý. Nó cũng cho phép đạt được dung lượng cao hơn
Kiến trúc môđule cho phép các nhà khai thác thay đổi thực hiện khi cần thiết. Chẳng hạn giải pháp dung lượng thấp sẽ sử dụng xử lý tốc độ chip DCH/CCH riêng biệt dung lượng thấp và xử lý tốc độ ký hiệu kết hợp, trong khi đó giải pháp DCH/CCH dung lương cao sẽ sử dụng xử lý tốc độ chip và tốc độ ký hiệu DCH riêng biệt, khả định cỡ dung lượng cao và xử lý tốc độ chip CCH kết hợp tốc độ ký hiệu.
Thí dụ một RAXBBB có thể xử lý 16 phần tử kênh (tương đương 16 kênh thoại 30kbps) cho sáu sóng mang-ô.