THIẾT KẾ TRẠM GỐC-NOD EB CHO 3G WCDMA UMTS 2.1 GIỚI THIỆU
2.2.3.2. Thực hiện phiến TX băng gốc (TXBB B)
Hình 2.5 cho thấy thực hiện TXBBB được chia thành hai phần: bộ xử lý phiến và phần cứng đặc thù phiến. Bộ xử lý phiến điều khiển phiến và các phần lưu lượng. Phần cứng đặc thù phiến xử lý số liệu của người sử dụng để gửi đến giao diện vô tuyến. Phần cứng này chứa bộ xử lý giao diện mặt phẳng người sử dụng Iub, bộ xử lý tốc độ ký hiệu, bộ xử lý tốc độ chip và bộ điều khiển xử lý lớp vật lý.
Hình 2. : Thực hiện phiến TXBBB cho mặt phẳng người sử dụng
Bộ xử lý giao diện mặt phẳng người sử dụng xử lý giao thức mặt phẳng người sử dụng của giao diện Iub cho các luống số liệu DCH và CCH từ RNC.
Bộ xử lý tốc độ ký hiệu xử lý kênh truyền tải (TrCH), kênh truyền tải đa hợp được mã hóa (CCTrCH), kênh vật lý cho các kênh vật lý điều khiển chung sơ cấp và thứ cấp (P-CPCCH và S-CPCCH), kênh chỉ thị tìm gọi (PICH) và kênh vật lý riêng (DPCH).
Bộ xử lý tốc độ chip xử lý phân bố các kênh vật lý, tạo ra kênh đồng bộ (SCH), kênh hoa tiêu chung sơ cấp (P-CPICH), kênh chỉ thị bắt (AICH), thực hiện trải phổ, sắp xếp ký hiệu điều chế và phát các chuỗi đầu ra được phân bố đến TRX . Nó cũng đo công suất phát mã và xử lý tất cả các chức năng liên quan đến xử lý sóng mang / ô.
Bộ điều khiển xử lý lớp vật lý (L1) xử lý cấu hình của các phần xử lý tốc độ ký hiệu và và các phần xử lý tốc độ chip liên quan đến điều khiển các đo đạc, thiết lập, giải phóng và lập lại cấu hình ô/các sóng mang và các kênh.
Các chức năng của bộ xử lý giao diện mặt phẳng người sử dụng Iub và bộ xử lý lớp vật lý được thực hiện trên các DSP để đảm bảo tính linh hoạt cho:
√ Các chức năng của bộ điều khiển
√ Các giao diện ngoài đến RNC đối với giao diện số liệu của người sử dụng và
Chức năng xử lý tốc độ ký hiệu được thực hiện trong FPGA do các vấn đề về trễ xử lý và các yêu cầu thay đổi đối với thông lượng số liệu của người sử dụng. Nó cũng cung cấp một mức độ linh hoạt nhất định xét về khía cạnh thay đổi các yêu cầu đối với chức năng được thực thiện.
Chức năng xử lý tốc độ chip được thực hiện trên các ASIC. Giải pháp này cho phép xử lý song song đáp ứng được yêu cầu trễ xử lý bị giới hạn. Ngoài ra nó cũng cho phép truyền dẫn đồng thời các chuỗi ra được phân bố đến TRX.
Phiến TXBBB có thể xử lý nhiều ô/sóng mang với nhiều nhánh anten.