HƯỚNG PHÁT TRIỂN

Một phần của tài liệu Nghịch lưu hình t 3 bậc quasi z source có khả năng chịu lỗi (Trang 73 - 99)

6. Điểm: (Bằng chữ: )

6.2. HƯỚNG PHÁT TRIỂN

 Xây dựng mô hình với công suất lớn hơn.

 Nâng cao số bậc điện áp ngõ ra để dạng sóng chuẩn Sin hơn.

 Thu gọn kích thước của mô hình.

 Có hồi tiếp để đảm bảo ổn định điện áp ngõ ra.

 Nghiên cứu thiết kế bộ phận lọc nhiễu điện áp đầu ra của bộ nghịch lưu.

 Cân bằng điện áp trên tụ.

Với đề tài “Nghịch lưu hình T 3 bậc quasi-Z-Source có khả năng chịu lỗi” có thể áp dụng vào các ứng dụng có quy mô nhỏ, cần được đầu tư nghiên cứu cải tiến và tối ưu để phát triển mô hình có thể ứng dụng vào công nghiệp, đặc biệt là lĩnh vực sản xuất nguồn năng lượng tái tạo.

TÀI LIỆU THAM KHẢO

59

TÀI LIỆU THAM KHẢO

Tiếng Việt

[1] Hoàng Ngọc Văn, "Giáo trình Điện tử công suất", Trường Đại Học Sư Phạm Kỹ Thuật Tp.HCM, 2014.

[2] Nguyễn Trung Hiếu, Luận văn thạc sĩ “Nghiên cứu xử lý lỗi trên cấu hình nghịch lưu ba pha ba bậc hình T”, 2018.

[3] Quách Thành Hải, Lê Huỳnh Lý, Đỗ Đức Trí, “Giải thuật điều chế sóng mang với đa sóng điều khiển cho nghịch lưu lai 5 bậc,” Tạp chí Khoa học Giáo dục Kỹ thuật, Trường Đại học Sư Phạm Kỹ thuật, số 41, Mar. 2017.

[4] Lê Kim Anh, “Ứng dụng các bộ biến đổi điện tử công suất trong điều khiển nối lưới các nguồn phân tán,” Tạp chí Khoa học Trường Đại học Cần Thơ, số 28, Aug. 2013.

[5] Tạp chí REN21, "Thúc đẩy chuyển dịch năng lượng tái tạo toàn cầu", 2017.

Tiếng Anh

[6] Bin Wu, "High Power Converter and AC Drives", The Institute of Electrical and Electronics Engineers, 2016.

[7] Ellabban Omar, Abu-Rub Haitham, "Z-Source Inverter Topology Improvements Review", IEEE Ind. Electron. Mag., 2016, 10, (1), pp. 6–24. [8] Fang Zheng Peng, "Z-Source Inverter", IEEE Transactions on industry

applications, vol. 39, no. 2, march/april 2003.

[9] Manoranjan Sahoo, Sivakumar Keerthipati, "Fault tolerant three-level boost inverter with reduced source and LC count", IET Power Electron, 2018, Vol. 11 Iss. 2, pp. 399-405.

[10] Natália M.R. Santos, V. Fernão Pires, J. Fernando Silva, “Fault Tolerant Operation of Active Neutral Point Clamped Multilevel Converters using a Voltage Sliding Mode Controller,” IEEE 16th International Power Electronics

and Motion Control Conference and Exposition, 2014.

[11] Tzung-Lin Lee, Member, IEEE, Bing-Feng Li, Meng-Ying Yang, and Yue- Ting Tsai, “A Carrier-Based PWM for Three-Level T-Type Inverter to Tolerate Open-Circuit Fault,” IEEE Transactions on Power Electronics, 2017. [12] V. Fernão Pires, Armando Cordeiro, Daniel Foito and J. F. Martins, “Quasi-Z- Source Inverter With a T-Type Converter in Normal and Failure Mode,” IEEE Transactions on Power Electronics, 2015.

PHỤ LỤC

60

PHỤ LỤC

1. PHẦN MỀM LẬP TRÌNH CHO VI ĐIỀU KHIỂN DSP TMS320F28335

1.1. Giới thiệu phần mềm lập trình Code Composer Studio a. Giới thiệu

Code Composer Studio là môi trường phát triển tích hợp (IDE) được phát triển bởi Texas Instuments (TI) nhằm hỗ trợ khách hàng trong việc tiếp cận và phát triển các ứng dụng với sản phẩm của hãng nó bao gồm bộ tối ưu hóa trình biên dịch C, C++,… IDE này có môi trường làm việc trực quan cung cấp một giao diện người dùng duy nhất. Đây là sự kết hợp giữa Programer và Debugger.

Với CCS, việc phát triển các ứng dụng với card DSP TMS320-F28335 sẽ được hỗ trợ tối đa các tài nguyên phong phú từ TI.

b. Hướng dẫn download

Thông tin phần mềm CCS bản 6.0.1 và link download xem tại trang chủ TI: http://www.ti.com/

Hoặc download tại: http://processors.wiki.ti.com/index.php/Download_CCS

c. Hướng dẫn cài đặt

Theo khuyến cáo thì ta nên tắt các chương trình diệt virus.

PHỤ LỤC

61

Chọn “I accept the terms of the license agreement.” => Nhấp “Next”. Màn hình “Choose Installation Location” hiện ra.

PHỤ LỤC

62

Tùy chọn gói cài đặt => tick vào ô C2000 32-bit Real-time MCUs => “Next”

PHỤ LỤC

63

Chọn Finish

PHỤ LỤC

64

Nhấn Finish để kết thúc quá trình cài đặt. Cài đặt hoàn tất.

Sau khi cài đặt hoàn tất ta tiến hành tạo và viết chương trình:

- Tạo Project

PHỤ LỤC

65

Cửa sổ “New CCS Project” hiện ra, ta tiến hành: Chọn Target: 2833x Delfino.

Chọn loại card DSP TMS320F28335.

Chọn kết nối: Connection => Texas Instruments XDS100v3 USB Emulator. Đặt tên cho Project.

Chọn Compiler version: TI v6.2.7 => Finish.

PHỤ LỤC

66

Màn hình làm việc hiện ra.

Tiến hành thêm thư viện cho Project

Click chuột trái vào thư mục với tên đã đặt “TaDy” => Chọn Properties

Cửa sổ “Properties for TaDy” hiện ra.

Tại khung bên trái chọn “Build” => chọn “C2000 Compiler” => chọn “Include Options”

PHỤ LỤC

67

Tại khung phía dưới bên phải: Nhấp biểu tượng “ADD”

Cửa sổ “Add directory path” hiện ra => chọn “File system” Tìm tới thư viện theo đường dẫn: C:\tidcs\c28\DSP2833x\v131\DSP2833x_common\include.

PHỤ LỤC

68

Tương tự ta thêm Headers theo đường dẫn:

C:\tidcs\c28\DSP2833x\v131\DSP2833x_headers\include.

Tiến hành thêm các thư viện cần thiết cho lập trình: Click chuột trái vào thư mục “TaDy” => chọn “Add file” => chọn các thư viện cần thêm từ thư mục có đường dẫn:

C:\tidcs\c28\DSP2833x\v131\DSP2833x_common\source. Tương tự cho các Header:

C:\tidcs\c28\DSP2833x\v131\DSP2833x_headers\source. C:\tidcs\c28\DSP2833x\v131\DSP2833x_headers\cmd.

Sau khi hoàn thành việc thêm các thư viện thì ta được như hình dưới. Ta tiến hành viết chương trình lập trình và Debug (đổ chương trình).

PHỤ LỤC

69 2. PHẦN MỀM LẬP TRÌNH CHO FPGA

2.1. Giới thiệu phần mềm Quartus II

a. Giới thiệu

Phần mềm thiết kế Altera Quartus II là một môi trường thiết kế đa cấp bậc dễ dàng thích ứng với nhu cầu trong tất cả các giai đoạn thiết kế FPGA và CPLD. Phần mềm Quartus II cung cấp năng suất và hiệu suất cao nhất cho Altera FPGAs, CPLDs và HardCopy ASICS.

Quartus II là phần mềm cung cấp sự tổ hợp, sự sắp đặt và định tuyến cao cấp. - Các tính năng giảm thời gian biên dịch bao gồm:

+ Hỗ trợ bộ đa xử lý.

+ Biên dịch lại nhanh chóng. + Biên dịch gia tăng.

b. Hướng dẫn download

Có thể download phần mềm Quartus II theo link bên dưới: https://www.altera.com/downloads/software/quartus-ii-we/121.html

Lưu ý: để download cần phải có tài khoản Altera và có thể tạo dễ dàng trên web page trên khi được yêu cầu đăng nhập để download

c. Hướng dẫn cài đặt và sử dụng

PHỤ LỤC

70

Chọn “Next”

PHỤ LỤC

71

Chọn vị trí cài đặt chương trình => chọn “Next”.

PHỤ LỤC

72

Chọn “Next”.

PHỤ LỤC

73

Chọn “Finish” để kết thúc quá trình cài đặt.

d. Hướng dẫn sử dụng Quartus II 12.1 Web Edition:

Double Click biểu tượng Quartus II 12.1 Web Edition trên Desktop

Ở cửa sổ như hình trên chọn:

+ Create a New Project: để tạo một dự án mới

PHỤ LỤC

74 Bước 1: Tạo Project

+ Sau khi chọn “Create a New Project” ở cửa sổ nêu trên hoặc “File” => “New Project Wizard” ta có màn hình trên => Chọn “Next”.

PHỤ LỤC

75

Tiếp tục nhấn “Next”.

Tại màn hình trên ta cài đặt Chip cho dự án + Chọn “Cyclone II” cho “Family”

PHỤ LỤC

76

+ Tại khung “Available devices” tìm và chọn “EP2C5T144C8” => “Next”.

+ Cửa sổ mới hiện ra => “Next”.

PHỤ LỤC

77

Đợi cho tới khi Project được tạo.

PHỤ LỤC

78

Màn hình lập trình sẽ xuất hiện.

Bước 2: Viết chương trình trên màn hình vừa hiện ra.

Lưu ý tên chương trình bắt buộc phải trùng tên với tên Project đã tạo.

Bước 3: Tiến hành biên dịch.

PHỤ LỤC

79 Bước 4: Cấu hình I/O + Sau khi biên dịch => Chọn “Pin Planner” trên thanh

công cụ để cấu hình I/O cho FPGA như hình bên dưới

PHỤ LỤC

80

+ Định cấu hình các I/O không sử dụng ở mức tổng trở cao. Chọn “Assignments” => “Device”.

PHỤ LỤC

81

Chọn “Device and Pin Options”. Chọn “Unused Pins”.

Ở mục “Reserve all unused pins” chọn “As input tri-stated” => “OK”.

PHỤ LỤC

82 Bước 6: Đổ chương trình xuống FPGA

Ta tiến hành đổ chương trình xuống FPGA => Chọn “Programmer”.

Màn hình như trên hiện ra.

Khi “Start” không sáng có nghĩa là chưa có kết nối giữa máy tính với FPGA vì vậy ta không thể tiến hành đổ chương trình cho FPGA.

Ta chọn “Hardware Setup” ở góc trên bên trái. Cửa sổ “Hardware Setup” hiện ra.

PHỤ LỤC

83

Chọn “USB-Blaster [USB-0]” => “Close”.

Nút “Start” sáng lên cho phép đổ chương trình xuống phần cứng.

2.2. Viết chương trình điều khiển FPGA.

Ta thực hiện đến bước 2 như trên hướng dẫn và tiến hành viết code.

Chương trình trên FPGA đóng vai trò như các cổng logic thay cho các mạch logic bằng IC thông thường.

Chương trình trên này lập trình cho FPGA theo đúng giải thuật đề ra nhằm tạo ra các xung kích hoàn chỉnh cho các IGBT của mạch công suất. Các xung này sẽ được đưa qua bộ mạch kích đã giới thiệu ở trên để tăng điện áp kích cho cái xung. Các xung này sẽ dùng để kích cho mạch công suất.

Một phần của tài liệu Nghịch lưu hình t 3 bậc quasi z source có khả năng chịu lỗi (Trang 73 - 99)

Tải bản đầy đủ (PDF)

(99 trang)