THI CÔNG HỆ THỐNG

6. Điểm: (Bằng chữ: )

4.2. THI CÔNG HỆ THỐNG

4.2.1. Thi công board mạch

a. Module nguồn

Mạch nguồn công suất của mô hình được cấp bởi Variac. Để đảm bảo cho tính an toàn cho mạch nghịch lưu và khi thực nghiệm, nguồn sẽ được đưa từ từ tăng dần bằng Variac cho mô hình. Sau khi qua Variac, nguồn điện xoay chiều sẽ được đi qua module máy biến áp, sau đó sẽ đi qua mạch chỉnh lưu cầu và tụ để lọc phẳng. Khi đó nguồn điện DC sẽ được cấp cho mạch công suất.

Variac Máy biến áp lưu cầu 3 phaMạch chỉnh Bộ tụ lọc

Hình 4.1. Sơ đồ khối module nguồn.

CHƯƠNG 4: THI CÔNG HỆ THỐNG 36 b. Thi công mạch kích - Sơ đồ nguyên lý: Hình 4.3. Sơ đồ nguyên lý mạch kích. - Sơ đồ mạch in: Hình 4.4. Sơ đồ mạch in mạch kích (lớp trên).

CHƯƠNG 4: THI CÔNG HỆ THỐNG

37

Hình 4.5. Mạch PCB mạch kích (mạch in lớp dưới).

c. Thi công mạch công suất

- Sơ đồ nguyên lý: S1a S2a S1b S2b S3b S1c S2c S3c O L2 L1 L3 L4 Vi C1 C4 C2 C3 S3a G La Lb Lc Ra Rb Rc P N G Ca Cb Cc D1 D2

CHƯƠNG 4: THI CÔNG HỆ THỐNG

38

- Sơ đồ mạch in:

Hình 4.7. Sơ đồ mạch nguồn

CHƯƠNG 4: THI CÔNG HỆ THỐNG

39

Hình 4.9. Sơ đồ nhánh hình T.

CHƯƠNG 4: THI CÔNG HỆ THỐNG

40

Bảng 4.1. Thông số các linh kiện sử dụng trong mạch

Điện cảm L1 = L2 = L3 = L4 1mH/ 20 A Tụđiện C1 = C2 = C3 = C4 2200 F/400 V Mạch lọc LC Lf và Cf 3 mH và 10 F

Tải trở Rt 40 Ω

4.2.2. Lắp ráp và kiểm tra

a. Lắp ráp module mạch chỉnh lưu cầu 3 pha

- Bước 1: Kết nối Variac với bộ máy biến áp 3 pha. - Bước 2: Kết nối dây bộ biến áp.

- Bước 3: Kết nối dây từ bộ biến áp vào bộ chỉnh lưu 3 pha. - Bước 4: Lắp bộ tụ lọc để giảm độ gợn của điện áp DC ngõ ra.

Điện áp ngõ ra được đo trên Oscilloscope có độ gợn khá nhỏ và hoạt động tốt.

b. Lắp ráp module mạch kích

- Bước 1: Dùng nguồn 5VDC cấp vào cho card DSP, sau đó cấp tín hiệu ngõ ra của card DSP vào tín hiệu đầu vào FPGA.

- Bước 2: Dùng nguồn 5VDC cấp vào cho FPGA, sau đó cấp tín hiệu ngõ ra của FPGA vào tín hiệu đầu vào của mạch kích.

- Bước 3: Dùng nguồn 12VDC cấp vào cho mạch kích, sau đó đo ngõ ra của

mạch kích dạng sóng có tương tự như dạng sóng vào, và có biên độ 15V. Ngõ ra mạch kích được có biên độ 15V cấp cho mạch công suất.

c. Lắp ráp module mạch công suất

- Bước 1: In mạch in ra giấy sau đó dùng bàn là ủi mạch in lên board đồng,

dùng bút lông kẻ lại vết mực đã mất, cuối cùng ngâm board mạch vào dung dịch nước rửa mạch.

- Bước 2: Dùng máy khoan lỗ và lắp các linh kiện lên board đồng.

CHƯƠNG 4: THI CÔNG HỆ THỐNG

41 - Bước 4: Cấp tín hiệu ngõ vào cho mạch. Sử dụng Oscilloscope đo tín hiệu

ngõ ra.

Mạch ổn định: Dạng sóng ngõ ra như mong muốn (dạng sóng gần dạng sóng mô phỏng).

Tiến hành lắp ráp và kết nối các module đã hoàn thiện bao gồm: module mạch nguồn, mạch tăng áp LC, mạch công suất, mạch kích, FPGA, DSP và module tải với điện trở (40Ω), cuộn cảm (1mH), tụ lọc. Sau khi kết nối xong, ta tiến hành kiểm tra thông mạch.

4.2.3. Hình ảnh các module đã thi công, lắp ráp a. Mô hình mạch nguồn a. Mô hình mạch nguồn

Hình 4.11. Module khối nguồn.

CHƯƠNG 4: THI CÔNG HỆ THỐNG

42 b. Mô hình mạch kích

Hình 4.13. Module mạch kích.

c. Mô hình mạch công suất

Hình 4.14. Mô hình mạch công suất.

CHƯƠNG 4: THI CÔNG HỆ THỐNG

43 4.3. HOÀN THIỆN MÔ HÌNH

4.3.1. Đóng gói bộ điều khiển

Từ kích thước của những module nhóm sinh viên tiến hành thiết kế mô hình của đồ án. Mô hình sẽ có 3 tầng như sau:

- Tầng1: module mạch chỉnh lưu cùng các biến áp, công tắc, ổ cắm, tụ lọc nguồn, cảm biến dòng và CB.

- Tầng 2: module mạch nguồn cùng các tụ lọc nguồn, các cuộn cảm. - Tầng 3: ngõ vào ra của mạch công suất, mạch kích, FPGA và card DSP. Tiến hành lắp ráp và kết nối các module đã hoàn thiện bao gồm: module mạch nguồn, mạch tăng áp LC, mạch công suất, mạch kích, FPGA, DSP và module tải với điện trở (40Ω), cuộn cảm (3mH), tụ lọc (10μF).

Sau khi kết nối xong, ta tiến hành kiểm tra thông mạch.

4.3.2. Mô hình đã thi công

CHƯƠNG 4: THI CÔNG HỆ THỐNG

44 4.4. LẬP TRÌNH HỆ THỐNG

Lưu đồ giải thuật:

Bắt đầu

Đúng Lỗi S1A,S3A

Tạo sóng tham chiếu và sóng mang:

SinA, SinB, SinC,Vsh, Vsl Nhánh dự phòng pha A Pha C Pha B Pha A Pha B Pha C Sai Đúng Lỗi S2A

Giải thuật điều khiển pha A Phase C Phase B Sai Pha A Pha B Pha C

CHƯƠNG 4: THI CÔNG HỆ THỐNG

45 4.5. LẬP TRÌNH MÔ PHỎNG

4.5.1. Sơ đồ mô phỏng

Sơ đồ nguyên lý trên PSIM

Hình 4.18. Sơ đồ nguyên lý mạch mô phỏng trên PSIM

Sơ đồ tạo xung kích trên PSIM:

Hình 4.19. Khối tạo xung kích điển hình cho 1 pha.

CHƯƠNG 4: THI CÔNG HỆ THỐNG

46 4.5.2. Hình ảnh mô phỏng trên PSIM

Dạng sóng mô tả xung kích cho khóa Sa1-Sa2-Sa3

Hình 4.21. Xung kích cho khóa S1a-S2a-S3a

Khi hoạt động bình thường dạng sóng các xung kích cho các IGBT trên pha A, pha B và C cũng có hình dạng giống nhau tuy nhiên các xung trên pha B và C sẽ lần lượt lệch 1200 so với các xung kích trên pha A.

CHƯƠNG 4: THI CÔNG HỆ THỐNG

47

Hình 4.22. Dạng sóng dòng điện Ia, điện áp VAB, điện áp VAG, điện áp VAO trước và

sau khi lỗi S1A.

Hình 4.23. Dạng sóng dòng điện Ia, điện áp VAB, điện áp VAG, điện áp VAO trước và

CHƯƠNG 4: THI CÔNG HỆ THỐNG

48

Hình 4.24. Dạng sóng dòng điện Ia, điện áp VAB, điện áp VAG, điện áp VAO trước và

sau khi lỗi S2A.

Hình 4.25. Dạng sóng dòng điện Ia, điện áp VAB, điện áp VAG, điện áp VAO trước và

CHƯƠNG 4: THI CÔNG HỆ THỐNG

49 4.6. QUY TRÌNH VÀ HƯỚNG DẪN THAO TÁC

Về cơ bản ta nên thực nghiệm theo quy trình như sau để đảm bảo rằng mô hình có thể làm việc một cách ổn định và có thể kiểm soát được các lỗi hay thiếu xót trong quá trình thao tác.

Bước 1: Bật công tắc cấp nguồn cho DSP và FPGA hoạt động.

Bước 2: Nhúng chương trình từ CCS trên máy tính xuống DSP TMS320F28335.

Bước 3: Nhúng chương trình từ Quartus trên máy tính xuống FPGA Cyclone II

EP2C5T144C8.

Bước 4: Bật công tắc cấp nguồn mạch kích hoạt động.

Bước 5: Kiểm tra dạng xung kích trên các IGBT để chắc chắn DSP và FPGA

đã hoạt động chính xác theo yêu cầu.

Bước 6: Vặn Variac dần cho đến khi đạt giá trị áp DC mong muốn (80V). Bước 7: Đo các thông số bằng Oscilloscope và ghi nhận kết quả.

Quy trình thao tác được thể hiện qua hình 4.26

DSP PC FPGA Nguồn 5V Mạch kích Nguồn 12V Mạch điện tử công suất Nguồn DC Tải 1 1 2 3 4 6 7

Hình 4.26. Quy trình và hướng dẫn thao tác

Ta thực thiện cấp nguồn cho DSP và FPGA sau đó nhúng chương trình xuống DSP và FPGA. Tiếp tục cấp nguồn cho mạch kích và tiến hành đo xung trên IGBT.

Cấp nguồn DC cho mạch công suất bằng cách vặn dần Variac cho tới khi đạt giá trị mong muốn (80V) và bắt đầu đo các thông số. Nhóm thực hiện giả lập sự cố lỗi mất pha A bằng nút nhấn.

Lưu ý: khi vặn Variac đạt giá trị mong muốn ta đo thông số nhanh chóng rồi trả Variac về 0, cứ lần lượt như vậy cho đến khi đo hết các thông số. Việc này làm giảm thời gian hoạt động của mạch qua đó giảm tổn hao do nhiệt giúp cho việc lấy kết quả chính xác hơn.

CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ

50

CHƯƠNG 5

KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ

CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ

51 5.1. KẾT QUẢ THỰC NGHIỆM

a. Xảy ra lỗi S1a:

Dạng sóng điện áp dây VAB và điện áp cực VAO trước và sau lỗi được thể hiện ở hình dưới đây. Nhận thấy rằng, trước khi lỗi, điện áp VAB có 5 cấp điện áp 200V, 100V, 0V, -100V, -200V và điện áp VAO có 3 cấp điện áp 100V, 0V, -100V. Sau khi lỗi, dạng sóng điện áp bị biến dạng ở bán kì dương.

Hình 5.1. Dạng sóng điện áp VAB và điện áp Van trước và sau lỗi S1a.

Hình 5.2 cho thấy trước khi lỗi S1a xảy ra, dòng điện tải (IA,B,C) trên các pha dao động hình sin với biên độ 2A và điện áp pha (VAG) có 7 cấp điện áp.

Sau khi lỗi tại pha A, dòng điện IA và điện áp VAG mất đi nửa bán kì dương, biên độ của dòng IA giảm, xuất hiện nhiều gai trên dạng sóng của điện áp VAG.

Hình 5.2. Dạng sóng dòng điện IA và điện áp VAG trước và sau lỗi S1a.

VAB= 200V/div VAO = 100V/div t = 10ms/div IA= 2A/div VAG = 100V/div t = 10ms/div

CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ

52

Sau khi dùng nhánh dự phòng thay thế cho nhánh A bị lỗi hở mạch S1a, dạng sóng về trạng thái ban đầu, điện áp VAO có 3 bậc -100V, 0V, 100V, được thể hiện ở hình 5.3.

Hình 5.3. Dạng sóng điện áp VAB và điện áp VAO trước và sau sửa lỗi S1a.

Dạng sóng dòng điện qua tải IA và điện áp pha VAG sau khi sửa lỗi thể hiện qua hình 5.4. Dòng điện IA dao động với biên độ 2A và điện áp VAG có 7 cấp điện áp. Được thể hiện qua hình 5.4.

Hình 5.4. Dạng sóng dòng điện IA và điện áp VAG trước và sau sửa lỗi S1a.

VAB= 200V/div

VAO = 100V/div

t = 10ms/div

IA=2A/div

CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ

53 b. Xảy ra lỗi S2a:

Hình 5.5. Dạng sóng dòng điện IA và điện áp VAG trước và sau lỗi S2a.

Hình 5.5 trước khi xảy ra lỗi, dòng điện qua tải IA dao động hình sin với biên độ 2A, điện áp pha VAG dao động với biên độ 100V. Sau khi S2a lỗi hở mạch, dòng điện IA và điện áp VAG bị méo dạng, không còn giữ được biên độ ban đầu.

Hình 5.6. Dạng sóng điện áp VAB và điện áp VAO trước và sau lỗi S1a.

Hình 5.6 cho thấy, điện áp dây VAB có 5 cấp -200V, -100V, 0V, 100V, 200V và điện áp cực VAO có 3 cấp -100V, 0V, 100V trước khi lỗi xảy ra. Sau khi lỗi, dạng sóng 2 điện áp xuất hiện nhiều gai, mất tính đối xứng.

IA= 2A/div VAG = 100V/div t = 10ms/div VAB= 200V/div VAO = 100V/div t = 10ms/div

CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ

54

Hình 5.7. Dạng sóng dòng điện IA và điện áp VAG trước và sau sửa lỗi S2a.

Sau khi sửa lỗi, dạng sóng dòng điện IA đã ổn định, dao động hình sin. Tuy nhiên, điện áp pha VAG vẫn giống với trạng thái chưa sửa lỗi. Được thể hiện ở hình 5.7.

Hình 5.8. Dạng sóng điện áp VAB và điện áp VAO trước và sau sửa lỗi S2a.

Hình 5.8 thấy được dạng sóng của điện áp dây VAB và điện áp cực VAO sau khi sửa lỗi, dạng sóng điện áp VAB ít gai hơn và điện áp VAO có ba bậc -100V, 0V, 100V. IA= 2A/div VAG = 100V/div t = 10ms/div VAB= 200V/div VAO = 100V/div t = 10ms/div

CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ

55 5.2. ĐÁNH GIÁ NHẬN XÉT

Khi xảy ra sự cố hở mạch pha A do S1a lỗi, thông thường nếu chưa xử lý thì điện áp dây ngõ ra giảm đi √3 lần so với lúc bình thường, điện áp cực VAO không thể đạt giá trị +VPN/2. Do đó, dạng sóng ngõ ra của dòng điện và điện áp tại pha A không đảm bảo được tính đối xứng. Để khắc phục sự cố này, một nhánh dự phòng được thêm vào với cấu hình bao gồm một khóa hai chiều và hai công tắc bán dẫn. Khi S1a lỗi, xung điều khiển của S1af giống như S1a, kích đóng khóa hai chiều S2af và kích ngắt S3af.

Khi xảy ra sự cố hở mạch pha A do S2a lỗi, dòng điện và điện áp không giữ được tính đối xứng. Để khắc phục sự cố trên, giải thuật điều chế được thay đổi. Trong thời gian xảy ra lỗi, xung điều khiển của S1a,3a thay đổi.

Kết quả mô phỏng và thực nghiệm được thực hiện với các thông số như sau:

Bảng 5.1. Các thông số mô phỏng và thực nghiệm

Thông số các thành phần Giá trị Điện áp ngõ vào VDC 80 V Điện áp ngõ ra Vo 50V Tần số ngõ ra fo 50 Hz Tần số sóng mang fs 5 kHz Tỉ số ngắn mạch D 0.3 Tỉ sốđiều chế M 0.7 Điện cảm L1 = L2 = L3 = L4 1mH/ 20 A Tụđiện C1 = C2 = C3 = C4 2200 F/400 V Mạch lọc LC Lf và Cf 3 mH và 10 F Tải trở Rt 40 Ω

CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ

56

Với các kết quả vừa trình bày ở trên ta có thể thấy các dạng sóng điện áp ngõ ra của bộ nghịch lưu đo được có hình dạng giống với lý thuyết mô phỏng khi hoạt động trong cả hai điều kiện bình thường và xảy ra sự cố. Về mặt biên độ thì có sự sai lệch tương đối khi so với lý thuyết, điều này có thể chấp nhận được vì các linh kiện ngoài thực tế không thể đạt được các trạng thái và thông số lý tưởng như trong lý thuyết mô phỏng.

Chúng ta có thể điều chỉnh lại về mặt biên độ dễ dàng bằng cách hiệu chỉnh lại các hệ số ngắn mạch D và hệ số điều chế M trong chương trình điều khiển cho phù hợp với điện áp ngõ ra thực tế.

Ngoài ra các yếu tố khác cũng ảnh hưởng đến kết quả thực nghiệm như: nhiễu từ lưới điện bên ngoài, nhiễu sinh ra từ quá trình IGBT đóng cắt với tần số cao, nhiễu gây ra khi chạy tải cảm, hiện tượng trùng dẫn gây ra do các linh kiện chuyển mạch IGBT có thời gian đóng nhanh nhưng ngắt chậm, đáp ứng tần số của các diode… Trong số các yếu tố gây ảnh hưởng đó, nhiễu từ phía bên mạch nghịch lưu gây ra đưa ngược trở về làm ảnh hưởng đến chất lượng dạng sóng của mạch kích đã được quan sát thấy từ thực nghiệm.

Cụ thể, khi điện áp đầu ra càng lớn thì nhiễu tác động lên dạng sóng xung kích càng tăng, nhẹ thì các xung nhiễu này làm cho IGBT phát nóng từ đó giảm hiệu suất làm việc và cũng gây tổn hao một phần năng lượng của hệ thống, còn nặng thì có thể làm cho IGBT đóng cắt không chính xác như đã thiết kế từ ban đầu gây hư hỏng hệ thống. Có thể giảm thiểu sự ảnh hưởng này gây ra bằng cách thiết kế bộ phận lọc nhiễu phù hợp, tuy nhiên vì giới hạn của đề tài nên nhóm chưa nghiên cứu đến nội dung này.

CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

57

CHƯƠNG 6

KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

58 6.1. KẾT LUẬN

Sau quá trình nghiên cứu và thực hiện đề tài “Nghịch lưu hình T 3 bậc quasi- Z-source có khả năng chịu lỗi” dưới sự hướng dẫn của Thầy Đỗ Đức Trí, nhóm đã