6. Điểm: (Bằng chữ: )
4.3.2. Mô hình đã thi công
CHƯƠNG 4: THI CÔNG HỆ THỐNG
44 4.4. LẬP TRÌNH HỆ THỐNG
Lưu đồ giải thuật:
Bắt đầu
Đúng Lỗi S1A,S3A
Tạo sóng tham chiếu và sóng mang:
SinA, SinB, SinC,Vsh, Vsl Nhánh dự phòng pha A Pha C Pha B Pha A Pha B Pha C Sai Đúng Lỗi S2A
Giải thuật điều khiển pha A Phase C Phase B Sai Pha A Pha B Pha C
CHƯƠNG 4: THI CÔNG HỆ THỐNG
45 4.5. LẬP TRÌNH MÔ PHỎNG
4.5.1. Sơ đồ mô phỏng
Sơ đồ nguyên lý trên PSIM
Hình 4.18. Sơ đồ nguyên lý mạch mô phỏng trên PSIM
Sơ đồ tạo xung kích trên PSIM:
Hình 4.19. Khối tạo xung kích điển hình cho 1 pha.
CHƯƠNG 4: THI CÔNG HỆ THỐNG
46 4.5.2. Hình ảnh mô phỏng trên PSIM
Dạng sóng mô tả xung kích cho khóa Sa1-Sa2-Sa3
Hình 4.21. Xung kích cho khóa S1a-S2a-S3a
Khi hoạt động bình thường dạng sóng các xung kích cho các IGBT trên pha A, pha B và C cũng có hình dạng giống nhau tuy nhiên các xung trên pha B và C sẽ lần lượt lệch 1200 so với các xung kích trên pha A.
CHƯƠNG 4: THI CÔNG HỆ THỐNG
47
Hình 4.22. Dạng sóng dòng điện Ia, điện áp VAB, điện áp VAG, điện áp VAO trước và
sau khi lỗi S1A.
Hình 4.23. Dạng sóng dòng điện Ia, điện áp VAB, điện áp VAG, điện áp VAO trước và
CHƯƠNG 4: THI CÔNG HỆ THỐNG
48
Hình 4.24. Dạng sóng dòng điện Ia, điện áp VAB, điện áp VAG, điện áp VAO trước và
sau khi lỗi S2A.
Hình 4.25. Dạng sóng dòng điện Ia, điện áp VAB, điện áp VAG, điện áp VAO trước và
CHƯƠNG 4: THI CÔNG HỆ THỐNG
49 4.6. QUY TRÌNH VÀ HƯỚNG DẪN THAO TÁC
Về cơ bản ta nên thực nghiệm theo quy trình như sau để đảm bảo rằng mô hình có thể làm việc một cách ổn định và có thể kiểm soát được các lỗi hay thiếu xót trong quá trình thao tác.
Bước 1: Bật công tắc cấp nguồn cho DSP và FPGA hoạt động.
Bước 2: Nhúng chương trình từ CCS trên máy tính xuống DSP TMS320F28335.
Bước 3: Nhúng chương trình từ Quartus trên máy tính xuống FPGA Cyclone II
EP2C5T144C8.
Bước 4: Bật công tắc cấp nguồn mạch kích hoạt động.
Bước 5: Kiểm tra dạng xung kích trên các IGBT để chắc chắn DSP và FPGA
đã hoạt động chính xác theo yêu cầu.
Bước 6: Vặn Variac dần cho đến khi đạt giá trị áp DC mong muốn (80V). Bước 7: Đo các thông số bằng Oscilloscope và ghi nhận kết quả.
Quy trình thao tác được thể hiện qua hình 4.26
DSP PC FPGA Nguồn 5V Mạch kích Nguồn 12V Mạch điện tử công suất Nguồn DC Tải 1 1 2 3 4 6 7
Hình 4.26. Quy trình và hướng dẫn thao tác
Ta thực thiện cấp nguồn cho DSP và FPGA sau đó nhúng chương trình xuống DSP và FPGA. Tiếp tục cấp nguồn cho mạch kích và tiến hành đo xung trên IGBT.
Cấp nguồn DC cho mạch công suất bằng cách vặn dần Variac cho tới khi đạt giá trị mong muốn (80V) và bắt đầu đo các thông số. Nhóm thực hiện giả lập sự cố lỗi mất pha A bằng nút nhấn.
Lưu ý: khi vặn Variac đạt giá trị mong muốn ta đo thông số nhanh chóng rồi trả Variac về 0, cứ lần lượt như vậy cho đến khi đo hết các thông số. Việc này làm giảm thời gian hoạt động của mạch qua đó giảm tổn hao do nhiệt giúp cho việc lấy kết quả chính xác hơn.
CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ
50
CHƯƠNG 5
KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ
CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ
51 5.1. KẾT QUẢ THỰC NGHIỆM
a. Xảy ra lỗi S1a:
Dạng sóng điện áp dây VAB và điện áp cực VAO trước và sau lỗi được thể hiện ở hình dưới đây. Nhận thấy rằng, trước khi lỗi, điện áp VAB có 5 cấp điện áp 200V, 100V, 0V, -100V, -200V và điện áp VAO có 3 cấp điện áp 100V, 0V, -100V. Sau khi lỗi, dạng sóng điện áp bị biến dạng ở bán kì dương.
Hình 5.1. Dạng sóng điện áp VAB và điện áp Van trước và sau lỗi S1a.
Hình 5.2 cho thấy trước khi lỗi S1a xảy ra, dòng điện tải (IA,B,C) trên các pha dao động hình sin với biên độ 2A và điện áp pha (VAG) có 7 cấp điện áp.
Sau khi lỗi tại pha A, dòng điện IA và điện áp VAG mất đi nửa bán kì dương, biên độ của dòng IA giảm, xuất hiện nhiều gai trên dạng sóng của điện áp VAG.
Hình 5.2. Dạng sóng dòng điện IA và điện áp VAG trước và sau lỗi S1a.
VAB= 200V/div VAO = 100V/div t = 10ms/div IA= 2A/div VAG = 100V/div t = 10ms/div
CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ
52
Sau khi dùng nhánh dự phòng thay thế cho nhánh A bị lỗi hở mạch S1a, dạng sóng về trạng thái ban đầu, điện áp VAO có 3 bậc -100V, 0V, 100V, được thể hiện ở hình 5.3.
Hình 5.3. Dạng sóng điện áp VAB và điện áp VAO trước và sau sửa lỗi S1a.
Dạng sóng dòng điện qua tải IA và điện áp pha VAG sau khi sửa lỗi thể hiện qua hình 5.4. Dòng điện IA dao động với biên độ 2A và điện áp VAG có 7 cấp điện áp. Được thể hiện qua hình 5.4.
Hình 5.4. Dạng sóng dòng điện IA và điện áp VAG trước và sau sửa lỗi S1a.
VAB= 200V/div
VAO = 100V/div
t = 10ms/div
IA=2A/div
CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ
53 b. Xảy ra lỗi S2a:
Hình 5.5. Dạng sóng dòng điện IA và điện áp VAG trước và sau lỗi S2a.
Hình 5.5 trước khi xảy ra lỗi, dòng điện qua tải IA dao động hình sin với biên độ 2A, điện áp pha VAG dao động với biên độ 100V. Sau khi S2a lỗi hở mạch, dòng điện IA và điện áp VAG bị méo dạng, không còn giữ được biên độ ban đầu.
Hình 5.6. Dạng sóng điện áp VAB và điện áp VAO trước và sau lỗi S1a.
Hình 5.6 cho thấy, điện áp dây VAB có 5 cấp -200V, -100V, 0V, 100V, 200V và điện áp cực VAO có 3 cấp -100V, 0V, 100V trước khi lỗi xảy ra. Sau khi lỗi, dạng sóng 2 điện áp xuất hiện nhiều gai, mất tính đối xứng.
IA= 2A/div VAG = 100V/div t = 10ms/div VAB= 200V/div VAO = 100V/div t = 10ms/div
CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ
54
Hình 5.7. Dạng sóng dòng điện IA và điện áp VAG trước và sau sửa lỗi S2a.
Sau khi sửa lỗi, dạng sóng dòng điện IA đã ổn định, dao động hình sin. Tuy nhiên, điện áp pha VAG vẫn giống với trạng thái chưa sửa lỗi. Được thể hiện ở hình 5.7.
Hình 5.8. Dạng sóng điện áp VAB và điện áp VAO trước và sau sửa lỗi S2a.
Hình 5.8 thấy được dạng sóng của điện áp dây VAB và điện áp cực VAO sau khi sửa lỗi, dạng sóng điện áp VAB ít gai hơn và điện áp VAO có ba bậc -100V, 0V, 100V. IA= 2A/div VAG = 100V/div t = 10ms/div VAB= 200V/div VAO = 100V/div t = 10ms/div
CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ
55 5.2. ĐÁNH GIÁ NHẬN XÉT
Khi xảy ra sự cố hở mạch pha A do S1a lỗi, thông thường nếu chưa xử lý thì điện áp dây ngõ ra giảm đi √3 lần so với lúc bình thường, điện áp cực VAO không thể đạt giá trị +VPN/2. Do đó, dạng sóng ngõ ra của dòng điện và điện áp tại pha A không đảm bảo được tính đối xứng. Để khắc phục sự cố này, một nhánh dự phòng được thêm vào với cấu hình bao gồm một khóa hai chiều và hai công tắc bán dẫn. Khi S1a lỗi, xung điều khiển của S1af giống như S1a, kích đóng khóa hai chiều S2af và kích ngắt S3af.
Khi xảy ra sự cố hở mạch pha A do S2a lỗi, dòng điện và điện áp không giữ được tính đối xứng. Để khắc phục sự cố trên, giải thuật điều chế được thay đổi. Trong thời gian xảy ra lỗi, xung điều khiển của S1a,3a thay đổi.
Kết quả mô phỏng và thực nghiệm được thực hiện với các thông số như sau:
Bảng 5.1. Các thông số mô phỏng và thực nghiệm
Thông số các thành phần Giá trị Điện áp ngõ vào VDC 80 V Điện áp ngõ ra Vo 50V Tần số ngõ ra fo 50 Hz Tần số sóng mang fs 5 kHz Tỉ số ngắn mạch D 0.3 Tỉ sốđiều chế M 0.7 Điện cảm L1 = L2 = L3 = L4 1mH/ 20 A Tụđiện C1 = C2 = C3 = C4 2200 F/400 V Mạch lọc LC Lf và Cf 3 mH và 10 F Tải trở Rt 40 Ω
CHƯƠNG 5: KẾT QUẢ, NHẬN XÉT VÀ ĐÁNH GIÁ
56
Với các kết quả vừa trình bày ở trên ta có thể thấy các dạng sóng điện áp ngõ ra của bộ nghịch lưu đo được có hình dạng giống với lý thuyết mô phỏng khi hoạt động trong cả hai điều kiện bình thường và xảy ra sự cố. Về mặt biên độ thì có sự sai lệch tương đối khi so với lý thuyết, điều này có thể chấp nhận được vì các linh kiện ngoài thực tế không thể đạt được các trạng thái và thông số lý tưởng như trong lý thuyết mô phỏng.
Chúng ta có thể điều chỉnh lại về mặt biên độ dễ dàng bằng cách hiệu chỉnh lại các hệ số ngắn mạch D và hệ số điều chế M trong chương trình điều khiển cho phù hợp với điện áp ngõ ra thực tế.
Ngoài ra các yếu tố khác cũng ảnh hưởng đến kết quả thực nghiệm như: nhiễu từ lưới điện bên ngoài, nhiễu sinh ra từ quá trình IGBT đóng cắt với tần số cao, nhiễu gây ra khi chạy tải cảm, hiện tượng trùng dẫn gây ra do các linh kiện chuyển mạch IGBT có thời gian đóng nhanh nhưng ngắt chậm, đáp ứng tần số của các diode… Trong số các yếu tố gây ảnh hưởng đó, nhiễu từ phía bên mạch nghịch lưu gây ra đưa ngược trở về làm ảnh hưởng đến chất lượng dạng sóng của mạch kích đã được quan sát thấy từ thực nghiệm.
Cụ thể, khi điện áp đầu ra càng lớn thì nhiễu tác động lên dạng sóng xung kích càng tăng, nhẹ thì các xung nhiễu này làm cho IGBT phát nóng từ đó giảm hiệu suất làm việc và cũng gây tổn hao một phần năng lượng của hệ thống, còn nặng thì có thể làm cho IGBT đóng cắt không chính xác như đã thiết kế từ ban đầu gây hư hỏng hệ thống. Có thể giảm thiểu sự ảnh hưởng này gây ra bằng cách thiết kế bộ phận lọc nhiễu phù hợp, tuy nhiên vì giới hạn của đề tài nên nhóm chưa nghiên cứu đến nội dung này.
CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
57
CHƯƠNG 6
KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
58 6.1. KẾT LUẬN
Sau quá trình nghiên cứu và thực hiện đề tài “Nghịch lưu hình T 3 bậc quasi- Z-source có khả năng chịu lỗi” dưới sự hướng dẫn của Thầy Đỗ Đức Trí, nhóm đã hoàn thành mô hình hoạt động ổn định, giải thuật đã kiểm chứng qua các kết quả mô phỏng và thực nghiệm.
Kết quả đạt được:
Mạch cải tiến từ nghịch lưu hình T truyền thống thành nghịch lưu hình T với cấu hình quasi-Z-Source đã hoạt động ổn định.
Kết quả đạt thực nghiệm giống với kết quả được thực hiện bằng mô phỏng.
Bộ nghịch lưu có thể chịu được lỗi hở mạch ở một nhánh nghịch lưu. Ở đây nhóm thực hiện sửa lỗi ở nhánh nghịch lưu pha A.
Những hạn chế trong đề tài:
Chưa có hồi tiếp để ổn định điện áp ngõ ra.
Còn xuất hiện gai nhiễu điện áp ngõ ra.
Giải thuật điều điều khiển vẫn đang ở giai đoạn đầu nghiên cứu nên có thể chưa được tối ưu.
Các sai số của thiết bị đo ảnh hưởng tới tính chính xác của kết quả.
Sai số gây ra do người đọc kết quả trên màn hình dao động ký.
6.2. HƯỚNG PHÁT TRIỂN
Xây dựng mô hình với công suất lớn hơn.
Nâng cao số bậc điện áp ngõ ra để dạng sóng chuẩn Sin hơn.
Thu gọn kích thước của mô hình.
Có hồi tiếp để đảm bảo ổn định điện áp ngõ ra.
Nghiên cứu thiết kế bộ phận lọc nhiễu điện áp đầu ra của bộ nghịch lưu.
Cân bằng điện áp trên tụ.
Với đề tài “Nghịch lưu hình T 3 bậc quasi-Z-Source có khả năng chịu lỗi” có thể áp dụng vào các ứng dụng có quy mô nhỏ, cần được đầu tư nghiên cứu cải tiến và tối ưu để phát triển mô hình có thể ứng dụng vào công nghiệp, đặc biệt là lĩnh vực sản xuất nguồn năng lượng tái tạo.
TÀI LIỆU THAM KHẢO
59
TÀI LIỆU THAM KHẢO
Tiếng Việt
[1] Hoàng Ngọc Văn, "Giáo trình Điện tử công suất", Trường Đại Học Sư Phạm Kỹ Thuật Tp.HCM, 2014.
[2] Nguyễn Trung Hiếu, Luận văn thạc sĩ “Nghiên cứu xử lý lỗi trên cấu hình nghịch lưu ba pha ba bậc hình T”, 2018.
[3] Quách Thành Hải, Lê Huỳnh Lý, Đỗ Đức Trí, “Giải thuật điều chế sóng mang với đa sóng điều khiển cho nghịch lưu lai 5 bậc,” Tạp chí Khoa học Giáo dục Kỹ thuật, Trường Đại học Sư Phạm Kỹ thuật, số 41, Mar. 2017.
[4] Lê Kim Anh, “Ứng dụng các bộ biến đổi điện tử công suất trong điều khiển nối lưới các nguồn phân tán,” Tạp chí Khoa học Trường Đại học Cần Thơ, số 28, Aug. 2013.
[5] Tạp chí REN21, "Thúc đẩy chuyển dịch năng lượng tái tạo toàn cầu", 2017.
Tiếng Anh
[6] Bin Wu, "High Power Converter and AC Drives", The Institute of Electrical and Electronics Engineers, 2016.
[7] Ellabban Omar, Abu-Rub Haitham, "Z-Source Inverter Topology Improvements Review", IEEE Ind. Electron. Mag., 2016, 10, (1), pp. 6–24. [8] Fang Zheng Peng, "Z-Source Inverter", IEEE Transactions on industry
applications, vol. 39, no. 2, march/april 2003.
[9] Manoranjan Sahoo, Sivakumar Keerthipati, "Fault tolerant three-level boost inverter with reduced source and LC count", IET Power Electron, 2018, Vol. 11 Iss. 2, pp. 399-405.
[10] Natália M.R. Santos, V. Fernão Pires, J. Fernando Silva, “Fault Tolerant Operation of Active Neutral Point Clamped Multilevel Converters using a Voltage Sliding Mode Controller,” IEEE 16th International Power Electronics
and Motion Control Conference and Exposition, 2014.
[11] Tzung-Lin Lee, Member, IEEE, Bing-Feng Li, Meng-Ying Yang, and Yue- Ting Tsai, “A Carrier-Based PWM for Three-Level T-Type Inverter to Tolerate Open-Circuit Fault,” IEEE Transactions on Power Electronics, 2017. [12] V. Fernão Pires, Armando Cordeiro, Daniel Foito and J. F. Martins, “Quasi-Z- Source Inverter With a T-Type Converter in Normal and Failure Mode,” IEEE Transactions on Power Electronics, 2015.
PHỤ LỤC
60
PHỤ LỤC
1. PHẦN MỀM LẬP TRÌNH CHO VI ĐIỀU KHIỂN DSP TMS320F28335
1.1. Giới thiệu phần mềm lập trình Code Composer Studio a. Giới thiệu
Code Composer Studio là môi trường phát triển tích hợp (IDE) được phát triển bởi Texas Instuments (TI) nhằm hỗ trợ khách hàng trong việc tiếp cận và phát triển các ứng dụng với sản phẩm của hãng nó bao gồm bộ tối ưu hóa trình biên dịch C, C++,… IDE này có môi trường làm việc trực quan cung cấp một giao diện người dùng duy nhất. Đây là sự kết hợp giữa Programer và Debugger.
Với CCS, việc phát triển các ứng dụng với card DSP TMS320-F28335 sẽ được hỗ trợ tối đa các tài nguyên phong phú từ TI.
b. Hướng dẫn download
Thông tin phần mềm CCS bản 6.0.1 và link download xem tại trang chủ TI: http://www.ti.com/
Hoặc download tại: http://processors.wiki.ti.com/index.php/Download_CCS
c. Hướng dẫn cài đặt
Theo khuyến cáo thì ta nên tắt các chương trình diệt virus.
PHỤ LỤC
61
Chọn “I accept the terms of the license agreement.” => Nhấp “Next”. Màn hình “Choose Installation Location” hiện ra.
PHỤ LỤC
62
Tùy chọn gói cài đặt => tick vào ô C2000 32-bit Real-time MCUs => “Next”
PHỤ LỤC
63
Chọn Finish
PHỤ LỤC
64
Nhấn Finish để kết thúc quá trình cài đặt. Cài đặt hoàn tất.