Cấu hình của bộ sắp xếp mẫu phức tạp hơn việc khởi tạo module vì mỗi dãy mẫu hoàn toàn có thể lập trình.
Các cấu hình cho mỗi chuỗi mẫu sẽ được như sau:
1. Đảm bảo rằng các chuỗi mẫu bị vô hiệu hóa bằng cách viết một từ 0 đến các bit ASENn tương ứng trong thanh ghi ADCACTSS. Lập trình của sắp xếpmẫu được cho phép mà không cần phải kích hoạt chúng. Vô hiệu hóa các chuỗi trong các chương trình ngăn ngừa thực hiện có sai sót nếu một sự kiện kích hoạt đã xảy ra trong quá trình cấu hình.
2. Cấu hình cho trigger cho các chuỗi mẫu trong thanh ghi ADCEMUX . 3. Đối với mỗi mẫu trong chuỗi mẫu, cấu hình các nguồn đầu vào tương ứng trong thanh ghi ADCSSMUXn .
4. Đối với mỗi mẫu trong chuỗi mẫu, cấu hình các bit kiểm soát mẫu trong nibble tương ứng trong thanh ghi ADCSSCTLn. Khi lập trình các nibble mới nhất, đảm bảo rằng các bit END được thiết lập. Không để thiết lập các bit END gây ra hành vi không thể dự đoán trước.
5. Nếu ngắt được sử dụng, viết 1 vào bit MASK tương ứng trong thanh ghi ADCIM.
6. Kích hoạt tính năng sắp xếp mẫu logic bằng cách viết một 1 vào bit ASENn tương ứng trong thanh ghi ADCACTSS.
7.4 Bản đồ thanh ghi.
Bảng 7.1 là danh sách các thanh ghi ADC. Cột offset được liệt kê tăng dần theo hệ số thập lục phân chỉ địa chỉ của thanh ghi, liên quan đến địa chỉ cơ sở ADC 0x4003.8000.
Lưu ý rằng module đồng hồ ADC phải được cho phép trước khi lập trình thanh ghi. Đây là một sự chậm trễ của 3 hệ thống đồng hồ sau khi đồng hồ module ADC được kích hoạt trước bất kỳ module thanh ghi ADC được truy cập.
Chƣơng VIII: UARTs
Mỗi UART Stellaris có những đặc điểm sau:
Có hai loại có thể lập trình đầy đủ 16C550 UARTs với trước giúp IrDA 16*8 phát và nhận riêng biệt FIFOs.
Tốc độ Baud cho phép lên tới 3.125Mbps.
Chiều dài của khả trình bao gồm 1 byte vận hành sâu cung cấp giao diện đệm đôi tiêu chuẩn.
Các mức trigger FIFO 1/8,1/4,3/4,7/8.
Các bit giao tiếp không đồng bộ tiêu chuẩn cho start, stop và parity. Phát và dò “line –break”.
Đặc tính chuỗi giao diện khả trình. 5,6,7 hoặc 8 dữ liệu bit.
Bit phát/dò Even, odd, stick hoặc no-parity. Phát 1 hoặc 2 bit stop.
Chuỗi IrDA-giải mã/mã hóa IR cung cấp.
Thiết bị khả trình sử dụng IrDA SIR hoặc vào /ra UART.
Trợ giúp giải mã/mã hóa IrDA SIR cho các dữ liệu lên tới 115.2Kdps bán song công.
Trợ giúp chuẩn 3/16 và khoảng thời gian bit low-power(1.41-2.23µs) Bộ phát xung trong có thể phân chia theo bởi 1 tói 255 cho chế độ Low- power…..
8.1 Sơ đồ khối.
Hình 8-1 Sơ đồ khối UARTs.
8.2 Mô tả chức năng.
Mỗi chức năng sử dụng Stellaris UART của biến đổi song song sang nối tiếp và nối tiếp sang song song.
Nó tương tự trong chức năng tới 16c550 UART, nhưng không được ghi thích hợp.
UART được cấu hình cho phát và/hoặc nhận thông qua bit TXE và RXE của thanh ghi UART control(UARTCTL). Việc nhận và phát đều có thể reset.
Trước bất kỳ thanh ghi nào đều được lập trình, UART phải bị ngắt bởi xóa bit UARTEN trong UARTCTL. Nếu UART bị ngắt trong quá trình vận hành TX hoặc RX, việc chuyển dòng được ưu tiên hoàn thành để stop UART