Để sử dụng SSI, Xung nhịp đồng hồ ngoại vi phải được kích hoạt bằng cách thiết lập bit SSI trong thanh ghi RCGC1.
Đối với mỗi định dạng khung, SSI được cấu hình bằng cách sử dụng các bước sau:
1. Đảm bảo rằng bit SSE trong thanh ghi SSICR1 bị vô hiệu hóa trước khi thay đổi cấu hình.
2. Lựa chọn SSI là một master hay slave:
a. Đối với hoạt động master, thiết lập thanh ghi SSICR1 thành 0x0000.0000. b. Đối với chế độ slave (cho phép đầu ra), thiết lập thanh ghi SSICR1 thành 0x0000.0004.
c. Đối với chế độ slave (không cho phép đầu ra), thiết lập thanh ghi SSICR1 thành 0x0000.000C.
3. Cấu hình đồng hồ prescale số chia bằng cách ghi thanh ghi SSICPSR. 4. Ghi thanh ghi SSICR0 với cấu hình sau đây:
■ Tốc độ xung đồng hô nối tiếp (SCR)
■ Pha / phân cực xung clock mong muốn, nếu sử dụng chế độ SPI Freescale (SPH và SPO)
■ Chế độ phương thức: Freescale SPI, TI SSF, MICROWIRE (FRF) ■ Kích thước dữ liệu (DSS)
Chương V. Giao diện liên vi mạch (I2C)
Bus I2C cung cấp truyền dữ liệu hai chiều thông qua một thiết kế hai dây (dữ liệu nối tiếp đường SDA và một đường clock nối tiếp SCL), và giao tiếp các thiết bị I2C bên ngoài như bộ nhớ nối tiếp (RAM và ROM), thiết bị mạng, màn hình LCD, máy phát nhạc... Bus I2C cũng có thể được sử dụng để kiểm tra hệ thống và các mục đích phát triển và sản xuất sản phẩm. Vi điều khiển LM3S8962 bao gồm một module I2C, cung cấp khả năng tương tác (gửi và nhận) với các thiết bị I2C trên bus
Giao diện I2C Stellaris® có các tính năng sau đây:
■ Thiết bị trên bus I2C có thể được chỉ định là master hoặc slave - Hỗ trợ cả việc gửi và nhận dữ liệu như một master hoặc slave - Hỗ trợ đồng thời hoạt động master và slave
■ Bốn chế độ I2C - Master truyền - Master nhận - Slave truyền - Slave nhận
■ Hai tốc độ truyền: Standard (100 Kbps) và Fast (400 Kbps) ■ Tạo ngắt master và slave
- Master tạo ra ngắt khi hoạt động truyền hoặc nhận được hoàn thành (hoặc hủy bỏ do lỗi)
- Slave tạo ra ngắt khi dữ liệu đã được gửi hoặc được yêu cầu của master ■ Master với phân xử và clock đồng bộ, hỗ trợ đa chủ, và chế độ 7-bit địa chỉ
Hình 5-1. Sơ đồ khối I2C
5.2 Mô tả chức năng
Module I2C bao gồm cả hai chức năng master và slave được thực hiện như thiết bị ngoại vi riêng biệt. Đối với hoạt động riêng, các chân SDA và SCL phải được kết nối hai hướng. Một cấu hình điển hình của bus I2C được thể hiện trong hình 3-2
Hình 5-2. Cấu hình Bus I2C