Phương pháp thang trượt

L ời nĩi đầu

3. Phương pháp thang trượt

Phương pháp thang trượt nhằm hiệu chỉnh sự khơng chính xác của độ rộng kênh. Sự khơng chính xác đĩ được xác định bởi các yếu tố thực thể khác nhau. Hình 4.12a chỉ ra 11 kênh ADC cĩ sự khơng chính xác về độ rộng kênh khá lớn. Giả sử thay vì 11 kênh thì chỉ cĩ 8 kênh là cần thiết. Từ đĩ, sự khơng chính xác độ rộng kênh của ADC mới được làm đều nhau bằng việc xác lập lại 8 kênh mới theo thủ tục lấy trung bình như sau:

Độ rộng kênh zero của thang ADC mới hình thành từ việc lấy trung bình độ rộng các kênh 0, 1, 2, 3 của thang cũ; độ rộng kênh thứ nhất của thang ADC mới hình thành từ việc lấy trung bình độ rộng các kênh 1, 2, 3, 4 của thang cũ... Độ rộng kênh thứ bảy của thang ADC mới hình thành từ việc lấy trung bình độ rộng các kênh 7, 8, 9, 10 của thang cũ. Nĩi cách khác, độ rộng của kênh bất kì theo thang ADC mới sẽ thu được bằng việc lấy trung bình độ rộng kênh cĩ cùng thứ tự theo thang cũ và các độ rộng của 3 kênh theo thang cũ tiếp sau kênh đang xét.

Hình 4.12: a) Phân bố độ rộng kênh của ADC gốc; b) Phân bố độ rộng kênh sau khi lấy trung bình trên 4 kênh của ADC gốc.

Tác dụng của việc lấy trung bình được minh hoạ trong hình 4.12b đã gĩp phần làm giảm đáng kể về sai số độ rộng kênh. Thang mới cĩ 8 kênh, tức là nhỏ hơn thang cũ 3 kênh. Phương pháp thang trượt áp dụng cho ADC cĩ độ phân giải cao được chỉ ra trong hình 4.13. Bắt đầu từ một ADC nào đĩ cĩ số kênh cho trước, chẳng hạn là 4096 kênh, tương đương với 12 bitvà được lấy trung bình trên 256 kênh. Như vậy, số kênh cĩ hiệu lực theo dự kiến ở thang cuối sẽ là 4096  256 = 3840 kênh. Giả sử ngõ vào là 10 V đối với ADC gốc, lúc đĩ độ rộng một kênh khoảng  = 2,5 mV, khoảng trung bình cho thang trượt là 2,5 mV  256 = 640 mV.

Khoảng trung bình này được nhận dạng bằng cách tạo ra thế VW là tích của các độ rộng  của ADC đĩ, VW = h., trong đĩ biến số h chạy từ 0 đến 255 kênh, và cộng các giá trị h này vào các xung tới. Kết quả Vi + VWđược mã hố và h được trừ bớt từ chữ số nhận được. Trong cách này, Vilại đĩng gĩp vào giá trị của chữ số đã hiệu chỉnh đĩ. Lúc này, giả sử rằng một biên độ giống nhau xảy ra lặp lại ở ngõ vào và ở mọi thời điểm, một giá trị khác nữa của thế VW xuất hiện ở ngõ ra của bộ trừ số sẽ luơn luơn như nhau, vì lí do nếu ni là chữ số tương ứng với Vicĩ độ rộng  thì rõ ràng chữ số tương ứng với Vi + h. chính là ni + h. Một lần nữa, số đã được hiệu chỉnh nilà đã được trừ bớt một giá trị là h. Tuy nhiên, khi h thay đổi, biên độ tương tự Vi + h.ở ngõ vào ADC được sắp xếp sang các kênh khác của ADC gốc. Chẳng hạn, nếu h trải trong dải 0 ÷ 255 thì độ rộng kênh cĩ hiệu lực là do việc lấy trung bình các độ rộng 256 kênh liên tiếp trong ADC gốc. Số kênh được lấy trung bình càng nhiều, độ khơng chính xác cuối cùng về độ rộng kênh càng nhỏ.

i

V ViVw

REF MAX

v = (h 1)ε

Hình 4.13: Cách lấy trung bình của thang trượt.

Trong hình 4.13, hoạt động của thanh ghi số cĩ thể là tuần tự, tức là thanh ghi đĩ cĩ thể thay thế bởi một bộđếm tăng lên một (+1) sau mỗi phép biến đổi, và chữ số đĩ được viết vào trong thanh ghi. Việc đặt trước liên tiếp ở ngõ vào thanh ghi số là khả dĩ nếu các biên độ ngõ vào được phân bố ngẫu nhiên, và thơng thường trong thực nghiệm, được thay thế bằng tín hiệu logic sau khi kết thúc một phép biến đổi.

Cĩ thể nhận thấy rõ hiệu quả của phương pháp thang trượt khi so sánh hai phổ 60Co dùng detector nhấp nháy trong máy phân tích đa kênh cĩ ADC loại xấp xỉ liên tiếp 1024 kênh trong hình 4.14. Với hình 4.14a, đo khi ADC thang trượt chưa được thực hiện. Các thăng giáng về nội dung từ kênh này đến kênh khác xảy ra do tính chính xác về độ rộng kênh của ADC tồi. Khi xác lập mạch hiệu chỉnh bằng thang trượt, phổ được cải thiện tốt hơn như hình 4.14b.

Hình 4.14: Phổ 60Co dùng detector nhấp nháy thu được với ADC 1024 kênh. a) Khơng cĩ sự hiệu chỉnh bằng thang trượt,

b) Cĩ hiệu chỉnh bằng thang trượt.

§4.4. ADC WILKINSON

1. Nguyên lí

ADC Wilkinson được xây dựng trên phương pháp xác định khoảng thời gian nhờ quá trình nạp - phĩng của tụ nhớ bởi nguồn dịng khơng đổi.

Trên hình 4.15 là sơ đồ khối ADC Wilkinson. Trạng thái ban đầu, điện thế lối ra của U2ở mức 1 nên Q1, Q0 khố S2 đĩng, khố S1 mở, cho phép tụ C nạp điện cho tới khi biên độ bằng đỉnh xung VI lối vào. Khi tụ nạp điện tới đỉnh của biên độ thì tín hiệu Start xuất hiện cho phép đảo trạng thái trigger RS trên U4A là

0

Q , trên U4B là Q1, làm cho S2 mở, S1đĩng, tụ C phĩng điện bởi nguồn dịng I0, và điện thế trên tụ giảm theo quy luật:

0 ( )  c i I V t V t C

Cho đến khi V tc( )Vref thì lối ra bộ so sánh chuyển trạng thái tạo nên tín hiệu Stop đảo trạng thái ra của trigger RS. Trong thời gian đảo giữa 2 trạng thái Tconv, U4C cho phép xung nhịp chuyển vào bộ đếm.

Như vậy: V tc( )Vref ViI0Tconv C

hay: 0 0 0

( )

   

conv i ref i ref

I I

C

T V V V V

I C C

Gọi chu kì xung nhịp là tclock thì số đếm được bộ đếm thực hiện trong khoảng thời gian Tcnv là: 0 1 ( )  cnv   i ref clock clock T C N V V t t I Vref + - U1 3 2 6 + - U2 3 2 6 U4A 1 2 3 U3A 1 2 S2 S1 C U4B 4 5 6 U4C 9 10 8 Ii Ii BINARY COUNTER CLOCK GEN. Stop Start 3 2 1 k I0