L ời nĩi đầu
3. Sơ đồ cấu trúc của DSP-MCA
Một trong những sơ đồ cấu trúc khối của hệ MCA bằng DSP đã được trình bày ở phần trên với sơ đồ khối như hình 5.6, vì vậy trong phần này chủ yếu chỉ trình bày bộ tạo dạng xung số hình thang và hình tam giác.
3.1. Bộ tạo dạng xung số hình thang
Thuật tốn đệ quy biến đổi xung hàm mũ được số hố v(n) sang xung hình thang cân s(n)được cho như sau:
dk l, ( )n v n( )v n( k)v n l( )v n( k l), (5.10) p n( ) p n( 1)dk l,( ),n n0, (5.11) r n( ) p n( )Mdk l,( ),n (5.12) s n( )s n( 1)r n( ), n0, (5.13) ở đĩ v(n), p(n), và s(n) là bằng zero với n < 0. Tham số M chỉ phụ thuộc vào hằng số thời gian phân rã τ của xung hàm mũ và chu kì lấy mẫu Tclk của bộ số hố và được cho bởi:
1 exp( clk / ) 1 M T (5.14)
Đối với các giá trị τ/Tclk> 5, phương trình (5.14) cĩ thể được xấp xỉ như sau:
M = τ / Tclk – 0,5.
Phương trình (5.10) cĩ thể được diễn đạt như một chuỗi hai thủ tục giống nhau được cho bởi tập phương trình:
dk( )n v n( )v n( k), (5.15) dk l,( )n dk( )n dk(n l ). (5.16) Sơ đồ của khối đơn vị để thực hiện thuật tốn của phương trình (5.15) hoặc phương trình (5.16) được phác hoạ trên hình 5.14. Đơn vị cấu trúc này gọi là đơn vị trừ-làm chậm (DS), và khối đĩ bao gồm hai thành phần chức năng: đường ống làm chậm lập trình và bộ trừ. Thuật tốn được cho bởi phương trình (5.10) cĩ thể được thực hiện bằng cách nối tiếp hai đơn vị DS. Đường ống làm chậm của một trong hai đơn vị này cĩ độ sâu k trong khi độ sâu của đường ống cịn lại là l. Vì mỗi đơn vị này đặc trưng cho một hệ tuyến tính bất biến theo thời gian, nên thứ tự kết nối là khơng đáng lưu ý. Trong trường hợp như vậy, khoảng thời gian của sườn tăng (hoặc giảm) của dạng hình thang được cho bởi giá trị k và l nhỏ hơn {min(k, l)} và khoảng rộng của khe đỉnh phẳng hình thang được cho bởi giá trị tuyệt đối của độ sai phân giữa k và l {abs(l – k)}. Một trong những thành phần quan trọng nhất của bộ tạo dạng số hình thang là đơn vị tiến hành các quá trình cho bởi các phương trình (5.11) và (5.12). Thuật tốn được xác định bởi các phương trình này sẽ khử tích chập đáp ứng của bộ lọc cao qua CR, nĩi cách khác nếu xung hàm mũ được lấy mẫu cĩ thời hằng phân rã τđược áp tới ngõ vào của đơn vị như vậy thì đáp ứng xung là tín hiệu bậc.
Đơn vị HPD (High Pass Deconvolution) cũng cĩ thể được sử dụng như mạch số bù trừ Pole-zero, vì cả hai mạng mạch HPD và vi phân CR đều là các hệ thống tuyến tính bất biến theo thời gian nên đáp ứng liên kết hai đơn vị theo cấu trúc nối tiếp là độc lập với thứ tự kết nối. Từ đĩ, ảnh hưởng của xung phân rã hàm mũ ngõ vào cĩ thể loại bỏ được bằng cách xác lập tham số M như là chức năng của thời hằng phân rã tín hiệu ngõ vào (phương trình 5.14), và dạng mạch số bù trừ cực khơng được chỉ ra trong hình 5.15b.
Hình 5.19:Sơ đồ khối bộ tạo dạng số hình thang/tam giác. Các phần tử gồm: DELAYn – đường dẫn làm chậm, ∑n – bộ cộng/trừ, ACCn – bộ cộng (tích luỹ), Xn
– bộ nhân.
Khối cấu trúc cuối của bộ tạo dạng tín hiệu hình thang/tam giác là bộ cộng thực hiện thuật tốn được cho bởi phương trình (5.13), đơn vị này được đặt ở vị trí sau cuối trong dây chuyền xử lí. Độ phân giải số của bộ cộng này phải đủ lớn để tích luỹ giá trị số của dữ liệu ngõ ra lớn nhất cĩ thể.
Khi dùng các khối cấu trúc đã mơ tả như trên, mẫu thiết kế cho bộ tạo dạng hình thang/tam giác được xây dựng. Mẫu này cĩ ADC lấy mẫu, bộ vi xử lí, tốc độ xung nhịp cực đại 50 MHz. Tất cả các tham số của tín hiệu được tạo dạng điều khiển thuần số. Sơ đồ khối bộ tạo dạng số hình thang được biểu diễn trong hình 5.19. Khi tín hiệu vào là hàm bậc, đơn vị HPD được bỏ qua. Trong trường hợp này, dữ liệu số sau hai tốn hạng làm chậm-trừ được ứng dụng trực tiếp cho bộ cộng ngõ ra. Để cho phép bộ vi xử lí chấp nhận tín hiệu vào hàm mũ hoặc bậc, một phiên bản của đơn vị HPD cĩ hiệu chỉnh đã được sử dụng. Dữ liệu ngõ vào bộ nhân và bộ cộng ghép kênh (gồm hai ngõ vào từ phía hai bộ cộng và nhân của tầng trước) được nhân bởi hai thừa số m1 và m2tương ứng.
Khi tín hiệu ngõ vào là xung hàm mũ, mối quan hệ giữa các hệ số nhân m1 và
m2đượccho bởi: m1/m2 M (5.17) trong đĩ, m2 là tham số xác định hệ số khuếch đại (HSKĐ) bằng số của bộ tạo dạng và M được cho bởi phương trình (5.14). Khi tín hiệu ngõ vào là hàm bậc, hệ số m2bằngzero và HSKĐđược xác định bởi thừa số nhân m1. HSKĐ số thay đổi
được bằng chương trình là một trong những tính năng quan trọng cho phép làm thích ứng dải dữ liệu ngõ ra bộ tạo dạng với dải bộ nhớ đa kênh.
Hình 5.20: Các dạng tam giác và hình thang ở ngõ ra DAC nối tới bộ tạo dạng. Để hiển thị hoạt động theo thời gian thực của bộ tạo dạng số, bộ biến đổi số sang tương tự được nối tới ngõ ra bộ tạo dạng. Dữ liệu ngõ ra được rút rọn (truncated) sao cho chỉ cĩ 12 bit cao của tín hiệu đã tạo dạng được dùng. Bộ vi xử lí được kiểm tra khi dùng ADC 12 bit hoạt động ở tần số 20 MHz. Tín hiệu hàm mũ ngõ vào và tín hiệu tương tự được tái dựng từ DAC được hiển thị trên màn hình dao động kí. Hình 5.20 biểu diễn cấu hình thuật tốn về đáp ứng của bộ tạo dạng cho xung hàm mũ.
3.2. Nhận xét
Các thuật tốn sử dụng để hình thành xung số theo thời gian thực nêu trên cho ta hai cấu hình của các bộ tạo dạng xung tuyến tính bất biến theo thời gian. Thuật tốn cho bởi phương trình (5.13) và (5.14) cho phép các tạo dạng xung tam giác/hình thang. Bản mạch thử nghiệm hoạt động ở các tốc độ xung nhịp lên đến 50 MHz và cho phép điều khiển thuần số các tham số hình thành xung.