THỰC HÀNH THIẾT KẾ MẠCH SỐ VỚI HDL

THỰC HÀNH THIẾT KẾ MẠCH SỐ VỚI HDL c  Buổi 1. Tổng quan về các phần mềm thiết kế trên FPGA ....................................... 7 I. Giới thiệu Board DE2 của Altera............................................................................. 7 1. Giới thiệu.......................................................................................................... 7 2. Thành phần ....................................................................................................... 7 3. Một vài ứng dụng của board DE2 .................................................................... 8 II. Cách cài đặt Quartus II 8.0 và Nios II ..................................................................... 9 1. Giới thiệu.......................................................................................................... 9 2. Cài đặt............................................................................................................. 10 III. Cách nạp chương trình cho Quartus II 8.0:............................................................ 13 1. Tạo 1 project:.................................................................................................. 13 2. Viết chương trình và biên dịch:...................................................................... 17 3. Tạo file mô phỏng (simulate) và bắt đầu simulate ......................................... 22 4. Cấu hình chân và nạp lên board...................................................................... 30 Buổi 2. Mạch tổ hợp và mạch tuần tự...................................................................... 40 I. Giới thiệu ............................................................................................................... 40 1. Giới thiệu........................................................................................................ 40 2. Hướng dẫn thiết kế FPGA thông qua sơ đồ khốiSchematic.......................... 40 II. Bài tập .................................................................................................................... 46 Buổi 3. Lập trình Verilog với mô hình cấu trúc ..................................................... 48 I. Giới thiệu ModelSim ............................................................................................. 48 1. Giới thiệu........................................................................................................ 48 2. Cài đặt............................................................................................................. 48 3. Hướng dẫn ...................................................................................................... 58 II. Bài tập .................................................................................................................... 65 Buổi 4. Mô hình hành vi............................................................................................ 67 I. Bài tập .................................................................................................................... 67 Buổi 5. Mô hình hành vi (tt)...................................................................................... 71 I. Bài tập .................................................................................................................... 71 Buổi 6. Máy trạng thái .............................................................................................. 75 I. Giới thiệu ............................................................................................................... 75 1. Giới thiệu........................................................................................................ 75 2. Hướng dẫn ...................................................................................................... 75 II. Bài tập .................................................................................................................... 83 CuuDuongThanCong.com https:fb.comtailieudientucntt Mục lục hình  Hình 1.Board DE2 ............................................................................................................. 7 Hình 2. TV Box.................................................................................................................. 8 Hình 3. Chương trình vẽ (paintbrush)................................................................................ 9 Hình 4. Máy hát Karaoke và máy chơi nhạc từ card SD ................................................... 9 Hình 5. Thông báo chưa cài dirver .................................................................................. 10 Hình 6. Chọn cách thức cài đặt driver ............................................................................. 11 Hình 7. Chọn thư mục tìm kiếm driver............................................................................ 11 Hình 8. Chọn thư mục chứa dirver .................................................................................. 12 Hình 9. Thông báo lỗi ...................................................................................................... 12 Hình 10. Thông báo cài đặt hoàn tất................................................................................ 13 Hình 11. Tạo mới một project.......................................................................................... 14 Hình 12. Hộp hội thoại tạo mới project ........................................................................... 15 Hình 13. Hộp thoại lựa chọn chip.................................................................................... 16 Hình 14. Hộp thoại tổng hợp các thông tin của project ................................................... 17 Hình 15. Tạo mới file....................................................................................................... 18 Hình 16. Lựa chọn loại file cần tạo.................................................................................. 19 Hình 17. Cửa sổ viết code................................................................................................ 19 Hình 18. Cửa sổ lập trình................................................................................................. 20 Hình 19. Hộp thoại lưu file .............................................................................................. 20 Hình 20. Lựa chọn loplevel cho file ............................................................................... 21 Hình 21. Biên dịch chương trình ..................................................................................... 21 Hình 22. Thông báo việc biên dịch thành công ............................................................... 22 Hình 23. Tạo mới file testbench....................................................................................... 23 Hình 24. Chọn tín hiệu sẽ được test................................................................................. 23 Hình 25. Hộp thoại lựa chọn tín hiệu............................................................................... 24 Hình 26. Cửa sổ lựa chọn tín hiệu ................................................................................... 24 Hình 27. Xác nhận lại việc lựa chọn tín hiệu................................................................... 25 Hình 28. Thiết lập giá trị cho các tín hiệu........................................................................ 25 Hình 29. Cửa sổ Save As................................................................................................. 26 Hình 30. Lựa chọn chế độ simulate ................................................................................. 26 Hình 31. Cửa sổ thiết lập các thông số của quá trình simulate........................................ 27 Hình 32. Thực hiện chức năng tổng hợp và phân tích chương trình ............................... 27 Hình 33. Thông báo thành công....................................................................................... 28 Hình 34. Thiết lập file testbench cho chương trình ......................................................... 28 Hình 35. Lựa chọn đường dẫn lưu trữ file testbench....................................................... 28 Hình 36. Chỉ định vị trí lưu trữ file testbench.................................................................. 29 Hình 37. Tiến hành quá trình simulation ......................................................................... 29 Hình 38. Thông báo simulate thành công ........................................................................ 30 Hình 39. Kết quả quá trình mô phỏng (simulation)......................................................... 30 Hình 40. Cửa sổ gán chân ................................................................................................ 31 Hình 41. Các tín hiệu cần gán chân ................................................................................. 31 Hình 42. Danh sách các chân có thể được gán ................................................................ 32 Hình 43. Quá trình gán chân hoàn tất .............................................................................. 32 Hình 44. Lưu lại file cấu hình chân ................................................................................. 33 CuuDuongThanCong.com https:fb.comtailieudientucntt Hình 45. Hộp thoại load file cấu hình chân ..................................................................... 33 Hình 46. Cửa sổ lập trình (nạp) ....................................................................................... 34 Hình 47. Cửa sổ Hardware Setup .................................................................................... 35 Hình 48. Cửa sổ lập trình................................................................................................. 35 Hình 49. Cửa sổ thiết bị ................................................................................................... 36 Hình 50. Cứa sổ Device Pin Options........................................................................... 37 Hình 51. Thông báo thay đổi chế độ lập trình ................................................................. 37 Hình 52. Cửa sổ lập trình trong chế độ AS...................................................................... 38 Hình 53. Lựa chọn file cấu hình ...................................................................................... 38 Hình 54. Quá trình lập trình hoàn tất ............................................................................... 39 Hình 55. Cửa sổ lựa chọn loại file ................................................................................... 41 Hình 56. Cửa sổ làm việc của Quartus ............................................................................ 42 Hình 57. Hộp thoại lựa chọn linh kiện có trong thư viện ................................................ 43 Hình 58. Đặc linh kiện lên cửa sổ làm việc ..................................................................... 44 Hình 59. Cửa sổ gán chân cho tín hiệu xuất nhập ........................................................... 45 Hình 60. Hoàn tất việc vẽ mạch....................................................................................... 45 Hình 61. Lựa chọn file cấu hình cho project ................................................................... 46 Hình 62. Cửa sổ cài đặt ModelSim.................................................................................. 49 Hình 63. Cửa sổ cài đặt ModelSim.................................................................................. 50 Hình 64. Cửa sổ lựa chọn thư mục cài đặt....................................................................... 51 Hình 65. Lựa chọn tên thư mục cho chương trình........................................................... 52 Hình 66. Tổng hợp thông tin cài đặt ................................................................................ 53 Hình 67. Thanh process cài đặt........................................................................................ 53 Hình 68. Cửa sổ thông báo license của phần mềm.......................................................... 54 Hình 69. Đăng ký thông tin.............................................................................................. 55 Hình 70. Xem thông tin card mạng của máy ................................................................... 56 Hình 71. Cửa sổ thuộc tín của hệ thống........................................................................... 57 Hình 72. Cửa sổ biến môi trường..................................................................................... 58 Hình 73. Hộp thoại tạo mới một biến môi trường ........................................................... 58 Hình 74. Cửa sổ làm việc của ModelSim ........................................................................ 59 Hình 75. Tạo mới project................................................................................................. 59 Hình 76. Thông tin của project mới................................................................................. 60 Hình 77. Thêm các file vào project.................................................................................. 60 Hình 78. Hộp thoại tạo mới file ....................................................................................... 60 Hình 79. Cửa sổ soạn thảo ............................................................................................... 61 Hình 80. Tạo mới file....................................................................................................... 61 Hình 81. Thêm file vào project........................................................................................ 62 Hình 82. Code verilog file testbench ............................................................................... 62 Hình 83. Thư viện word................................................................................................... 63 Hình 84. Thực hiện simulate............................................................................................ 63 Hình 85. Chọn tín hiệu sẽ được vẽ dạng sóng (giản đồ).................................................. 64 Hình 86. Cửa sổ lệnh ....................................................................................................... 64 Hình 87. Giản đồ thơi gian của các tín hiệu..................................................................... 65 Hình 88. Kết thúc quá trình simulate ............................................................................... 65 Hình 89. Sơ đồ kết nối mạch ........................................................................................... 66 Hình 90. Kết nối mạch..................................................................................................... 68 CuuDuongThanCong.com https:fb.comtailieudientucntt Hình 91. Bảng thực trị và sơ đồ mạch ............................................................................. 68 Hình 92. Sơ đồ mạch........................................................................................................ 69 Hình 93. Bảng thực trị và sơ đồ kết nối........................................................................... 69 Hình 94. Sơ đồ kết nối ..................................................................................................... 70 Hình 95. Bảng thực trị ..................................................................................................... 70 Hình 96. Bảng thực trị ..................................................................................................... 71 Hình 97. Sơ đồ kết nối mạch ........................................................................................... 72 Hình 98. Bảng thực trị và sơ đồ kết nối mạch ................................................................. 73 Hình 99. Mạch cộng 4bit FullAdder ............................................................................. 73 Hình 100. Tạo file máy trạng thái.................................................................................... 76 Hình 101. Cửa sổ làm việc............................................................................................... 77 Hình 102. Tạo các trạng thái............................................................................................ 78 Hình 103. Tạo các đường chuyển trạng thái.................................................................... 78 Hình 104. Thiết lập biểu thức chuyển trạng thái ............................................................. 79 Hình 105. Thiết lập tín hiệu xuất và action của mỗi trạng thái........................................ 80 Hình 106. Máy trạng thái................................................................................................. 80 Hình 107. Chuyển máy trạng thái sang định dạng của ngôn ngữ thiết kết phần cứn ...... 81 Hình 108. Code verilog được tạo ra từ máy trạng thái .................................................... 82 Hình 109. Chương trình chính ......................................................................................... 83 Hình 110. Thiết lập toplevel........................................................................................... 83 Hình 111. Lưu đồ trạng thái............................................................................................. 84 CuuDuongThanCong.com https:fb.comtailieudientucntt ĐH. Bách Khoa TP.HCM Khoa KHKTMT Thực hành thiết kết mạch số với HDL 7 KTMT Buổi 1. Tổng quan về các phần mềm thiết kế trên FPGA Mục tiêu  Nắm được công nghệ FPGA  Làm quen board thực hành DE2  Cài đặt, và làm quen với các phần mềm: Quartus II, Nios II I. Giới thiệu Board DE2 của Altera 1. Giới thiệu Board DE2 là board mạch phục vụ cho việc nghiên cứu và phát triển về các lĩnh vực luận lý số học (digital logic), tổ c

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH oOo - THỰC HÀNH THIẾT KẾ MẠCH SỐ VỚI HDL TP.HCM, 9-2009 CuuDuongThanCong.com https://fb.com/tailieudientucntt Giới thiệu Bộ tài liệu thực hành thiết kết mạch số với HDL soạn thảo nhằm mục đích hỗ trợ bạn sinh viên việc tiếp xúc với ngôn ngữ đặc tả phần cứng Mà cụ thể hỗ trợ cho môn học thiết kết mạch số với HDL Tài liệu bao gồm bài, tương ứng với buổi Nội dung chu yếu hướng đến việc học tư thiết kết phần cứng Giúp sinh viên luyện tập kỹ lập trình với Verilog, mơ Model Sim hay trực tiếp board DE2 Mặc dù cố gắng để tránh khỏi sai sót Vì mong nhận ý kiến đóng góp từ phía bạn đọc bạn sinh viên Chân thành cảm ơn! TP.HCM, ngày 27tháng năm 2009 CuuDuongThanCong.com https://fb.com/tailieudientucntt Mục lục  Buổi Tổng quan phần mềm thiết kế FPGA I Giới thiệu Board DE2 Altera Giới thiệu Thành phần Một vài ứng dụng board DE2 II Cách cài đặt Quartus II 8.0 Nios II Giới thiệu Cài đặt 10 III Cách nạp chương trình cho Quartus II 8.0: 13 Tạo project: 13 Viết chương trình biên dịch: 17 Tạo file mô (simulate) bắt đầu simulate 22 Cấu hình chân nạp lên board 30 Buổi Mạch tổ hợp mạch 40 I Giới thiệu 40 Giới thiệu 40 Hướng dẫn thiết kế FPGA thông qua sơ đồ khối/Schematic 40 II Bài tập 46 Buổi Lập trình Verilog với mơ hình cấu trúc 48 I Giới thiệu ModelSim 48 Giới thiệu 48 Cài đặt 48 Hướng dẫn 58 II Bài tập 65 Buổi Mô hình hành vi 67 I Bài tập 67 Buổi Mơ hình hành vi (tt) 71 I Bài tập 71 Buổi Máy trạng thái 75 I Giới thiệu 75 Giới thiệu 75 Hướng dẫn 75 II Bài tập 83 CuuDuongThanCong.com https://fb.com/tailieudientucntt Mục lục hình  Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình 1.Board DE2 TV Box Chương trình vẽ (paintbrush) Máy hát Karaoke máy chơi nhạc từ card SD Thông báo chưa cài dirver 10 Chọn cách thức cài đặt driver 11 Chọn thư mục tìm kiếm driver 11 Chọn thư mục chứa dirver 12 Thông báo lỗi 12 10 Thơng báo cài đặt hồn tất 13 11 Tạo project 14 12 Hộp hội thoại tạo project 15 13 Hộp thoại lựa chọn chip 16 14 Hộp thoại tổng hợp thông tin project 17 15 Tạo file 18 16 Lựa chọn loại file cần tạo 19 17 Cửa sổ viết code 19 18 Cửa sổ lập trình 20 19 Hộp thoại lưu file 20 20 Lựa chọn lop-level cho file 21 21 Biên dịch chương trình 21 22 Thông báo việc biên dịch thành công 22 23 Tạo file testbench 23 24 Chọn tín hiệu test 23 25 Hộp thoại lựa chọn tín hiệu 24 26 Cửa sổ lựa chọn tín hiệu 24 27 Xác nhận lại việc lựa chọn tín hiệu 25 28 Thiết lập giá trị cho tín hiệu 25 29 Cửa sổ Save As 26 30 Lựa chọn chế độ simulate 26 31 Cửa sổ thiết lập thông số trình simulate 27 32 Thực chức tổng hợp phân tích chương trình 27 33 Thơng báo thành công 28 34 Thiết lập file testbench cho chương trình 28 35 Lựa chọn đường dẫn lưu trữ file testbench 28 36 Chỉ định vị trí lưu trữ file testbench 29 37 Tiến hành trình simulation 29 38 Thông báo simulate thành công 30 39 Kết q trình mơ (simulation) 30 40 Cửa sổ gán chân 31 41 Các tín hiệu cần gán chân 31 42 Danh sách chân gán 32 43 Q trình gán chân hồn tất 32 44 Lưu lại file cấu hình chân 33 CuuDuongThanCong.com https://fb.com/tailieudientucntt Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình 45 Hộp thoại load file cấu hình chân 33 46 Cửa sổ lập trình (nạp) 34 47 Cửa sổ Hardware Setup 35 48 Cửa sổ lập trình 35 49 Cửa sổ thiết bị 36 50 Cứa sổ Device & Pin Options 37 51 Thông báo thay đổi chế độ lập trình 37 52 Cửa sổ lập trình chế độ AS 38 53 Lựa chọn file cấu hình 38 54 Q trình lập trình hồn tất 39 55 Cửa sổ lựa chọn loại file 41 56 Cửa sổ làm việc Quartus 42 57 Hộp thoại lựa chọn linh kiện có thư viện 43 58 Đặc linh kiện lên cửa sổ làm việc 44 59 Cửa sổ gán chân cho tín hiệu xuất nhập 45 60 Hoàn tất việc vẽ mạch 45 61 Lựa chọn file cấu hình cho project 46 62 Cửa sổ cài đặt ModelSim 49 63 Cửa sổ cài đặt ModelSim 50 64 Cửa sổ lựa chọn thư mục cài đặt 51 65 Lựa chọn tên thư mục cho chương trình 52 66 Tổng hợp thông tin cài đặt 53 67 Thanh process cài đặt 53 68 Cửa sổ thông báo license phần mềm 54 69 Đăng ký thông tin 55 70 Xem thông tin card mạng máy 56 71 Cửa sổ thuộc tín hệ thống 57 72 Cửa sổ biến môi trường 58 73 Hộp thoại tạo biến môi trường 58 74 Cửa sổ làm việc ModelSim 59 75 Tạo project 59 76 Thông tin project 60 77 Thêm file vào project 60 78 Hộp thoại tạo file 60 79 Cửa sổ soạn thảo 61 80 Tạo file 61 81 Thêm file vào project 62 82 Code verilog file testbench 62 83 Thư viện word 63 84 Thực simulate 63 85 Chọn tín hiệu vẽ dạng sóng (giản đồ) 64 86 Cửa sổ lệnh 64 87 Giản đồ thơi gian tín hiệu 65 88 Kết thúc trình simulate 65 89 Sơ đồ kết nối mạch 66 90 Kết nối mạch 68 CuuDuongThanCong.com https://fb.com/tailieudientucntt Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình Hình 91 Bảng thực trị sơ đồ mạch 68 92 Sơ đồ mạch 69 93 Bảng thực trị sơ đồ kết nối 69 94 Sơ đồ kết nối 70 95 Bảng thực trị 70 96 Bảng thực trị 71 97 Sơ đồ kết nối mạch 72 98 Bảng thực trị sơ đồ kết nối mạch 73 99 Mạch cộng 4-bit Full-Adder 73 100 Tạo file máy trạng thái 76 101 Cửa sổ làm việc 77 102 Tạo trạng thái 78 103 Tạo đường chuyển trạng thái 78 104 Thiết lập biểu thức chuyển trạng thái 79 105 Thiết lập tín hiệu xuất action trạng thái 80 106 Máy trạng thái 80 107 Chuyển máy trạng thái sang định dạng ngôn ngữ thiết kết phần cứn 81 108 Code verilog tạo từ máy trạng thái 82 109 Chương trình 83 110 Thiết lập top-level 83 111 Lưu đồ trạng thái 84 CuuDuongThanCong.com https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Buổi Khoa KH&KTMT Tổng quan phần mềm thiết kế FPGA Mục tiêu  Nắm công nghệ FPGA  Làm quen board thực hành DE2  Cài đặt, làm quen với phần mềm: Quartus II, Nios II I Giới thiệu Board DE2 Altera Giới thiệu Board DE2 board mạch phục vụ cho việc nghiên cứu phát triển lĩnh vực luận lý số học (digital logic), tổ chức máy tính (computer organization) FPGA Hình 1.Board DE2 Thành phần Board DE2 cung cấp nhiều tính hỗ trợ cho việc nghiên cứu phát triển, thông tin chi tiết board DE2:  FPGA: - Vi mạch FPGA Altera Cyclone II 2C35 Vi mạch Altera Serial Configuration – EPCS16 Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT  Các thiết bị xuất nhập: - USB Blaster cho lập trình điểu khiển API người dung; hỗ trợ chế độ lập trình JTAG AS Bộ điều khiển Cổng 10/100 Ethernet Cổng VGA-out Bộ giải mã TV cổng nối TV-in Bộ điều khiển USB Host/Slave với cổng USB kiểu A kiểu B Cổng nối PS/2 chuột/bàn phím Bộ giải mã/mã hóa âm 24-bit chất lượng đĩa quang với jack cắm line-in, line-out, microphone Header mở rộng 40-pin với lớp bảo vệ diode Cổng giao tiếp RS-232 cổng nối 9-pin Cổng giao tiếp hồng ngoại  Bộ nhớ: - SRAM 512-Kbyte SDRAM 8-Mbyte Bộ nhớ cực nhanh 4-Mbyte (1 số mạch 1-Mbyte) Khe SD card  Switch, đèn led, LCD, xung clock - nút nhấn, 18 nút gạt 18 LED đỏ, LED xanh, Led đoạn LCD 16x2 Bộ dao động 50-MHz 27-MHz cho đồng hồ nguồn Một vài ứng dụng board DE2  Ứng dụng làm TV box Hình TV Box Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT  Chương trình vẽ chuột USB (paintbrush) Hình Chương trình vẽ (paintbrush)  Máy hát Karaoke máy chơi nhạc SD Hình Máy hát Karaoke máy chơi nhạc từ card SD II Cách cài đặt Quartus II 8.0 Nios II Giới thiệu Bộ phần mềm thiết kế kèm với board DE2 bao gồm dĩa: Quartus Nios Integrated Development Environment (IDE) Quartus II phần mềm hỗ trợ tất trình thiết kế mạch logic, bao gồm trình thiết kế, tổng hợp, placement routing (sắp xếp chạy dây), mô (simulation), lập trình lên thiết bị (DE2) Nios II, mơi trường phát triển tích hợp họ Nios II (IDE), cơng cụ phát triển chủ yếu họ vi xử lý Nios II Phần mềm môi trường cung cấp khả chỉnh sửa, xây dựng, debug mơ tả sơ lược chương trình IDE cịn cho phép tạo chương trình từ đơn nhiệm (single-threaded) đến chương Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT trình phức tạp dựa hệ điều hành thời gian thực thư viện middleware Cài đặt  Cài đặt Quartus II Nios II Quá trình cài đặt Quartus II Nios đơn giản cần đưa đĩa vào máy thực theo hướng dẫn chương trình cài đặt  Cài đặt phần mềm USB blaster driver Vì Board DE2 lập trình cách sử dụng phần mềm USB Blaster (USB Blaster mechanism) Nên USB Blaster driver chưa cài đặt trình lập trình xuống board DE2 không thành công Sau gắn board DE2 vào máy tính thơng qua cổng USB, USB Blaster driver chưa cài đặt hộp thoại sau xuất hiên, Chọn No, not this time sau nhấn Next Hình Thơng báo chưa cài dirver Chọn Install from a specific location chọn Next Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 10 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 94 Sơ đồ kết nối - Tín hiệu nhập bao gồm bit SW[0:2], SW[3:5], SW[6:8], SW[9:11], SW[12:14], tập bit chứa liệu 100, 011, 010, 001, 000 tương ứng với ký tự blank (tắt hết), O, L, E H Các tín hiệu SW[15:17] cho phép chọn liệu hiển thị lên led đoạn Bài Mở rộng tập số sử dụng led đoạn để hiển thị chuỗi sau: Hình 95 Bảng thực trị Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 70 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Buổi Mơ hình hành vi (tt) Mục đích: Nắm vững kiến thức  HDLs Verilog  Quartus II  Viết chương trình kiểm thử trực tiếp board DE2 I Bài tập Bài Hiện thực chương trình verilog thực chức sau: - Hiển thị giá trị switch SW[0:3], SW[4:7], SW[8:11], SW[12:15] lên led đoạn 0, 1, 2, - Chuyển giá trị từ switch giá trị led Nếu giá trị switch từ 10 đến 15 khơng cần quan tâm Bài Hiện thực giải mã bit thập lục phân thành số thập phân hiển thị led 7: - Tín hiệu nhập switch SW[0:3] - Tín hiệu xuất led HEX0, HEX1 - Hoạt động theo bảng thực trị sau: Hình 96 Bảng thực trị Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 71 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 97 Sơ đồ kết nối mạch Hướng dẫn: - Thiết kế so sánh: Comparator, sử dụng để kiểm tra liệu tín hiệu nhập v3v2v1v0 có lớn hay khơng Nếu giá trị nhập lớn tín hiệu output so sánh này, z, có tín hiệu trực tiếp điểu khiển chọn 2-to-1 (Multiplexer) điều khiển led7 thứ - Thiết kế mạch A, nhận tín hiệu nhập v2v1v0 tín hiệu xuất tín hiệu nhập trừ - Thiết kế decode7 nhận tín hiệu m3m2m1m0 giải mã led7 - Thiết kế mạch B mạch điều khiển led7 thứ 2, tín hiệu nhập tín hiệu xuất giá trị led7 Ngược lại hiển thị giá trị led7 Bài Hiện thực cộng bit (4bit-Full-Adder) từ cộng bit (2bit-FullAdder) - Tín hiệu nhập switch SW[0:3], SW[4:7], tín hiệu carry-in SW[8] - Tín hiệu xuất led đơn LEDR[0:3], carry-out LEDR[4] Hướng dẫn: Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 72 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM - Khoa KH&KTMT Hiện thực mạch cộng 2bit-Full-Adder theo mạch sau Hình 98 Bảng thực trị sơ đồ kết nối mạch - Kết nối mạch cộng 2bit-Full-Adder thành mạch cộng 4bit-FullAdder theo sơ đồ sau Hình 99 Mạch cộng 4-bit Full-Adder Bài Hiện thực cộng đầy đủ bit BCD (từ đến 9) với đặc tả sau: - Tín hiệu nhập SW[0:3] (A) SW[4:7] (B), carry-in SW[8] (C), tín hiệu nhập A, B nối với led đơn LEDR[0:3], LEDR[4:7] đồng thời hiển thị giá trị lên led đoạn HEX6 HEX4 C nối với LEDR[8] - Tín hiệu xuất (kết phép cộng) nối với LEDG[0:3] (S) đồng thời hiển thị lên led7 HEX1 HEX0, carry-out(Co) nối với LEDG[4] Bài Hiện thực chuyển đổi 6-bit nhị phân sang số thập phân hiển thị led7 đoạn Bài Hiện thực chương trình verilog thực chức sau: - Cho phép nhập vào số 16 bit, sau hiển thị giá trị (thập lục phân) số lên led đoạn Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 73 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM - Khoa KH&KTMT Tín hiệu nhập SW[0:15], SW[16] cho phép định nhập số (số thứ hay số thứ 2) Sau hiển thị số lên led 7, số lên HEX0, HEX1, HEX2, HEX3 Số thứ lên led lại Bài Hiện thực đếm BCD, cho phép tăng giá trị nội dung biến đếm giây lần - Tín hiệu KEY0 tín hiệu reset (xóa giá trị đếm xuống 0) - Các số BCD hiển thị lên led HEX2-0 Bài Hiện thực mạch board DE2, hiển thị thông tin ngày tháng năm - Tín hiệu KEY0 tín hiệu reset (xóa tất giá trị xuống 0) - Hiển thị thông tin lên led7 đoạn o Giờ: (giá trị từ đến 23) hiển thị HEX7-6 o Phút: (giá trị từ đến 59) hiển thị HEX5-4 o Giây: (giá trị từ đến 59) hiển thị HEX3-2 o Sao: (= 1/100 giây, giá trị từ đến 99) hiển thị HEX1-0 Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 74 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Buổi Máy trạng thái Mục đích:  Thiết kế sử dụng mơ hình máy trạng thái  Cũng cố kiến thức lý thuyết máy trạng thái Moore Mealy  Biết cách xây dựng mạch từ máy trạng thái  Nắm vững kỹ thuật rút gọn máy trạng thái I Giới thiệu Giới thiệu Quy trình thiết kế FPGA thơng thường phức tạp địi hỏi người thiết kế phải thông qua nhiều bước phức tạp Máy trạng thái bước trung gian giúp cho trình thiết kế thực code verilog trở nên dễ dàng người lập trình Thơng thường có dạng máy trạng thái: Moore Mealy Tuy nhiên Quartus hổ trỡ máy trạng thái Moore Bài thực hành giúp bạn sinh viên tiếp cận với cách thiết kế HDL theo cách thức Hướng dẫn Để tạo máy trạng thái bạn thực bước sau: Bước Mở Quartus tạo project (cách tạo trình bày buổi đầu tiên) Bước Kế tiếp bạn vào File -> New nhấp vào biểu tượng công cụ, để tạo file Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 75 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 100 Tạo file máy trạng thái Bước Trong cửa sổ tạo file bạn chọn loại State Machine file, sau nhấn OK Cửa sổ soạn thảo xuất hình vẽ Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 76 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Thanh công cụ Cửa sổ project Cửa sổ làm việc Hình 101 Cửa sổ làm việc Bước Dưới vài công cụ hỗ trợ cho việc thiết kế máy trạng thái có công cụ a (Selection tool): Công cụ lựa chọn thành phần máy trạng thái b c d (Zoom tool): Cơng cụ phóng to hay thu nhỏ (State tool): Công cụ vẽ trạng thái (Transition tool): Công cụ vẽ đường chuyển trạng thái e (State table): Công cụ ẩn/hiện bảng trạng thái f g h (State machine wizard): Công cụ tạo máy trạng thái băng cửa sổ wizard (Insert input port): công cụ thêm cổng nhập (Insert output port): công cụ thêm cổng xuất i (Generate HDL file): Công cụ chuyển máy trạng thái thành code verilog, HDL,… j (Transition Equation): Công cụ ân/hiện biểu thức cạnh chuyển trạng thái Các bước quy trình tạo máy trạng thái có khả nhận diện chuỗi bit liên tiếp Sau chuyển file thành code verilog Bước Bạn nhấp vào cơng cụ (State tool) sau vẽ trạng thái hình vẽ Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 77 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 102 Tạo trạng thái Bước Tiếp theo bạn nhấp vào công cụ (Transition tool) drag chuột từ trạng thái đến trạng thái state1 đến trạng thái state2 để hình thành đường chuyển trạng thái từ trạng thái state1 sang trạng thái state2 Tương tự ta vẽ máy trạng thái hình vẽ (trường hợp vẽ đường chuyển trạng thái vào cần chọn cơng cụ transition tool, sau nhấp chuột trái vào trạng thái đó) Hình 103 Tạo đường chuyển trạng thái Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 78 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Bước Tiếp theo bạn nhấp vào biểu tượng (Insert input port) để thêm tín hiệu nhập click vào biểu tượng (Insert output port) để thêm tín hiệu xuất Bước Nhấp vào biểu tượng (State table) để hiển thị bảng trạng thái (nếu bảng bị ẩn đi) Trong cửa sổ trạng thái chọn tab Transition (xem hình) Hình 104 Thiết lập biểu thức chuyển trạng thái Bước Nhập tín hiệu tên tín hiệu nhập vào (input1) Trường hợp đường chuyển trạng thái bị ảnh hưởng tín hiệu nhập (input1) thì: a Nếu chuyển trạng thái xảy gặp tín hiệu nhập tên tín hiệu vào (input1) b Nếu chuyển trạng thái xảy gặp tín hiệu nhập nhập tên tín hiệu phía trước có dấu ~ (~input1, đảo tín hiệu input1) Trường hợp đường chuyển trạng thái bị ảnh hưởng bới nhiều tín hiệu thêm dấu & tín hiệu (ví dụ: input1 & input2) Bước 10 Tương tự đường chuyển trạng thái khác Bước 11 Kế tiếp bạn chọn trạng thái state1 sau nhấp chuột phải chọn properties Cửa sổ properties xuất hiện, bạn chọn tab Action (xem hình) Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 79 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 105 Thiết lập tín hiệu xuất action trạng thái Bước 12 Trong cột Output Port bạn chọn tín hiệu xuất, cột Output Value bạn thiết lập giá trị xuất cho trạng thái Sau nhấn OK Bước 13 Lặp lại thao tác cho trạng thái lại a State1: Output Port output1, Output Value b State2: Output Port ouput1, Output Value c State3: Output Port output1, Output Value Bước 14 Cuối bạn máy trạng thái hình vẽ: Hình 106 Máy trạng thái Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 80 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Bước 15 Nhấn Ctrl + S, nhấp vào biểu tượng công cụ để lưu lại máy trạng thái với tên Machine11.smf Tiếp theo bạn nhấn vào biểu tượng (Generate HDL file) công cụ Khi thông báo sinh file HDL xuất bạn nhấp vào lựa chọn Verilog HDL sau nhấn OK, Quartus sinh file Verilog (Machine11.v) từ sơ đồ máy trạng thái Hình 107 Chuyển máy trạng thái sang định dạng ngôn ngữ thiết kết phần cứn Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 81 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 108 Code verilog tạo từ máy trạng thái Bước 16 Kế tiếp bạn tạo file cách nhấp vào biểu tượng để tạo file verilog File file project sử dụng linh kiện Machine11 tao thiết bị bình thương Bước 17 Hoàn tất code cho file verilog tạo (xem code) Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 82 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 109 Chương trình Bước 18 Lưu lại file với tên trùng với tên project, đồng thời nhấp chuột phải vào file chọn lựa chọn Set as Top-Level Entity Hình 110 Thiết lập top-level Bước 19 Import file cấu hình chân DE2_pin_assignment.csv cho project hướng dẫn phần trước Sau biên dịch nạp xuống board DE2 để kiểm thử II Bài tập Bài Cho sơ đồ máy trạng thái sau: Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 83 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 111 Lưu đồ trạng thái a Hãy thực máy chuyển trạng thái lên DE2 b Hãy vẽ bảng trạng thái sở dồ mạch máy trạng thái Bài Thiết kế mạch cho phép kiểm tra chuỗi “1001” Và thực lên board DE2 để kiểm thử Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 84 KTMT https://fb.com/tailieudientucntt ... tài liệu thực hành thiết kết mạch số với HDL soạn thảo nhằm mục đích hỗ trợ bạn sinh viên việc tiếp xúc với ngôn ngữ đặc tả phần cứng Mà cụ thể hỗ trợ cho môn học thiết kết mạch số với HDL Tài... DE2 Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com 38 KTMT https://fb.com/tailieudientucntt ĐH Bách Khoa TP.HCM Khoa KH&KTMT Hình 54 Quá trình lập trình hồn tất Thực hành thiết kết mạch. .. vào nút để tiến hành trình simulation Nếu thành cơng có thơng báo hình 38, kết q trình mơ hiển thị hình 39 Hình 37 Tiến hành trình simulation Thực hành thiết kết mạch số với HDL CuuDuongThanCong.com