(NB) Giáo trình Lập trình vi mạch số cung cấp cho người học những kiến thức như: Lập trình các mạch logic cơ bản; Lập trình các mạch logic tổ hợp; Lập trình điều khiển mạch tuần tự; Lập trình ứng dụng. Mời các bạn cùng tham khảo để nắm chi tiết nội dung phần 1 giáo trình.
1 TUYÊN BỐ BẢN QUYỀN Tài liệu thuộc loại sách giáo trình nên nguồn thơng tin phép dùng nguyên trích dùng cho mục đích đào tạo tham khảo Mọi mục đích khác mang tính lệch lạc sử dụng với mục đích kinh doanh thiếu lành mạnh bị nghiêm cấm LỜI GIỚI THIỆU Để thực biên soạn giáo trình đào tạo nghề Điện tử cơng nghiệp trình độ Cao Đẳng Trung Cấp, giáo trình lập trình vi mạch số giáo trình mơ đun đào tạo chun ngành biên soạn theo nội dung chương trình chi tiết mơ đun lập trình vi mạch số Nội dung biên soạn ngắn gọn, dễ hiểu, tích hợp kiến thức kỹ chặt chẽ với nhau, logíc Trong năm gần đây, cơng nghệ FPGA ( Field Programmable Gate Array) phát triển mạnh mẽ lĩnh vực điện tử FPGA hiểu IC số lập trình được, ứng dụng việc xử lý tín hiệu số, xử lý số,…để thay IC số thông thường, cồng kềnh Bằng cách sử dụng FPGA người thiết kế tạo mạch điện chức thay sử dụng nhiều IC số Chính vậy, nhu cầu hiểu biết IC số lập trình nói chung FPGA nói riêng nhu cầu cần thiết cho cán kỹ thuật điện tử Nội dung giáo trình bố cục bao gồm với nội dung sau: Bài 1: Lập trình mạch logic Bài 2: Lập trình mạch logic tổ hợp Bài 3: Lập trình điều khiển mạch Bài 4: Lập trình ứng dụng Tuy nhiên, tùy theo điều kiện sở vật chất trang thiết bị trường sử dụng cho phù hợp Rất mong nhận đóng góp ý kiến thầy, giáo, bạn đọc để nhóm biên soạn hiệu chỉnh hồn thiện Các ý kiến đóng góp xin gửi Khoa Điện tử điện lạnh - Trường Cao đẳng nghề Kỹ thuật Công nghệ Hà Nội, ngày tháng năm 2019 BAN CHỦ NHIỆM BIÊN SOẠN GIÁO TRÌNH NGHỀ: ĐIỆN TỬ CƠNG NGHIỆP TRƯỜNG CAO ĐẲNG NGHỀ KỸ THUẬT CÔNG NGHỆ MỤC LỤC TRANG LỜI GIỚI THIỆU BÀI 1: LẬP TRÌNH CÁC MẠCH LOGIC CƠ BẢN 11 Lập trình cổng AND 11 1.1 Cổng AND 11 1.1.1 Ký hiệu cổng AND đầu vào 11 1.1.2 Bảng trạng thái cổng AND đầu vào 11 1.2 Trình tự thực 12 1.2.1 Điều kiện thực 12 1.2.2 Các bước thực 12 1.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 26 1.4 Bài tập áp dụng 26 Lập trình cổng OR 27 2.1 Cổng OR 27 2.1.1 Ký hiệu cổng OR đầu vào 27 2.1.2 Bảng trạng thái cổng OR đầu vào 27 2.2 Trình tự thực 28 2.2.1 Điều kiện thực 28 2.2.2 Các bước thực 28 2.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 41 2.4 Bài tập áp dụng 42 Lập trình cổng NOT 42 3.1 Cổng NOT 42 3.1.1 Ký hiệu cổng NOT 42 3.1.2 Bảng trạng thái cổng NOT 42 3.2 Trình tự thực 43 3.2.1 Điều kiện thực 43 3.2.2 Các bước thực 43 3.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 55 3.4 Bài tập áp dụng 56 Lập trình cổng NAND 56 4.1 Cổng NAND 56 4.1.1 Ký hiệu cổng NAND đầu vào 56 4.1.2 Bảng trạng thái cổng NAND đầu vào 56 4.2 Trình tự thực 57 4.2.1 Điều kiện thực 57 4.2.2 Các bước thực 57 4.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 70 4.4 Bài tập áp dụng 71 Lập trình cổng NOR 71 5.1 Cổng NOR 71 5.1.1 Ký hiệu cổng NOR đầu vào 71 5.1.2 Bảng trạng thái cổng NOR đầu vào 71 5.2 Trình tự thực 72 5.2.1 Điều kiện thực 72 5.2.2 Các bước thực 72 5.3 Một số sai hỏng thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 86 5.4 Bài tập áp dụng 87 BÀI 2: LẬP TRÌNH CÁC MẠCH LOGIC TỔ HỢP 90 Lập trình mạch cộng bán phần 90 1.1 Mạch cộng bán phần 90 1.1.1 Sơ đồ mạch cộng bán phần 90 1.1.2 Bảng trạng thái mạch cộng bán phần 91 1.2 Trình tự thực 91 1.2.1 Điều kiện thực 91 1.2.2 Các bước thực 91 1.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 106 1.4 Bài tập áp dụng 107 Lập trình mạch cộng toàn phần 107 2.1 Mạch cộng toàn phần 107 2.1.1 Sơ đồ mạch cộng toàn phần 107 2.1.2 Bảng trạng thái 107 2.2 Trình tự thực 109 2.2.1 Điều kiện thực 109 2.2.2 Các bước thực 109 2.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 125 2.4 Bài tập áp dụng 126 Lập trình mạch cộng tồn phần bit 126 3.1 Mạch cộng toàn phần 126 3.2 Trình tự thực 127 3.2.1 Điều kiện thực 127 3.2.2 Các bước thực 128 3.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 142 3.4 Bài tập áp dụng 143 BÀI 3: LẬP TRÌNH ĐIỀU KHIỂN MẠCH TUẦN TỰ 145 Lập trình mạch Flip-Flop RS 145 1.1 Flip-Flop RS 145 1.2 Trình tự thực 149 1.2.1 Điều kiện thực 149 1.2.2 Các bước thực 149 1.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 163 1.4 Bài tập áp dụng 163 Lập trình mạch Flip-Flop JK 164 2.1 Flip-Flop JK 164 2.2 Trình tự thực 167 2.2.1 Điều kiện thực 167 2.2.2 Các bước thực 167 2.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 182 2.4 Bài tập áp dụng 182 Lập trình mạch Flip-Flop D 183 3.1 Flip-Flop D 183 3.2 Trình tự thực 184 3.2.1 Điều kiện thực 184 3.2.2 Các bước thực 184 3.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 199 3.4 Bài tập áp dụng 199 Lập trình mạch Flip-Flop T 199 4.1 Flip-Flop T 199 4.2 Trình tự thực 200 4.2.1 Điều kiện thực 200 4.2.2 Các bước thực 200 4.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 216 4.4 Bài tập áp dụng 216 BÀI 4: LẬP TRÌNH ỨNG DỤNG 218 Lập trình điều khiển led đơn 219 1.1 Mạch điều khiển led đơn 219 1.2 Trình tự thực 220 1.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 236 1.4 Bài tập áp dụng 236 Lập trình mạch ghi dịch 237 2.1 Mạch ghi dịch 237 2.2 Trình tự thực 238 2.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 250 2.4 Bài tập áp dụng 250 Lập trình mạch đếm nhị phân bít 250 3.1 Mạch mạch đếm nhị phân bít 250 3.2 Trình tự thực 251 3.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 263 3.4 Bài tập áp dụng 263 Lập trình mạch đếm vòng xoắn Johson 263 4.1 Mạch mạch đếm vòng xoắn Johson 263 4.2 Trình tự thực 264 4.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 274 4.4 Bài tập áp dụng 274 Lập trình mạch mã hóa 275 5.1 Mạch mạch mã hóa 275 5.2 Trình tự thực 276 5.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 287 5.4 Bài tập áp dụng 287 Lập trình mạch giải mã 288 6.1 Mạch giải mã 288 6.2 Trình tự thực 289 6.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 300 6.4 Bài tập áp dụng 300 Lập trình điều khiển led 301 7.1 Mạch điều khiển led 301 7.2 Trình tự thực 302 7.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 314 7.4 Bài tập áp dụng 314 Lập trình mạch hợp kênh MUX 315 8.1 Mạch hợp kênh MUX 315 8.2 Trình tự thực 317 8.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 327 8.4 Bài tập áp dụng 327 Lập trình mạch phân kênh DEMUX 328 9.1 Mạch phân kênh DEMUX 328 9.2 Trình tự thực 330 9.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 341 9.4 Bài tập áp dụng 341 10 Lập trình mạch so sánh bit 342 10.1 Mạch so sánh bit 342 10.2 Trình tự thực 344 10.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh 356 10.4 Bài tập áp dụng 356 TÀI LIỆU THAM KHẢO 359 GIÁO TRÌNH MƠ ĐUN Tên mơ đun: LẬP TRÌNH VI MẠCH SỐ Mã mơ đun: MĐ ĐTCN 25 Vị trí, tính chất, ý nghĩa vai trị mơ đun: Vị trí: - Mơ đun bố trí dạy sau học xong mơ đun vi xử lý, Vi điều khiển, kỹ thuật cảm biến, PLC Tính chất: - Là mơ đun chun mơn nghề Ý nghĩa vai trị mơn học/mơ đun: - Giúp sinh viên nắm bắt kiến thức kỹ lập trình FPGA ứng dụng vào lĩnh vực điện tử, mô đun thiếu sinh viên nghề điện tử công nghiệp Mục tiêu mô đun: Sau học xong mô đun người học có khả năng: + Kiến thức: - Phân tích cấu trúc cổng logic bản, mạch logic tổ hợp, mạch điều khiển tuần tự; - Giải thích thuật tốn điều khiển theo u cầu bài; - Trình bày trình tự thực lập trình vi mạch số; - Phân tích lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh; - Phân tích sơ đồ mạch điều khiển sử dụng FPGA + Kỹ năng: - Lập trình yêu cầu điều khiển dùng FPGA theo yêu cầu kỹ thuật; - Phòng tránh sửa lỗi lập trình điều khiển; - Kiểm tra xác điều kiện hoạt động thiết bị; + Năng lực tự chủ trách nhiệm: - Rèn luyện tính tỷ mỉ, xác an tồn vệ sinh cơng nghiệp; - Tự chịu trách nhiệm thực việc giao 10 Nội dung mô đun: Thời gian Lý Thực thuyết hành Số TT Tên mơ đun Bài 1: Lập trình mạch logic Tổng số 10 Bài 2: Lập trình mạch logic tổ hợp 10 Bài 3: Lập trình điều khiển mạch 10 Bài 4: Lập trình ứng dụng 43 16 26 Thi kết thúc mô đun Cộng 75 Thi/Kiểm tra 25 45 130 Bước 3: Tạo file machcongtoanphan4bit.v machcongtoanphan4bit.xdc Target langguage ta chọn Verilog Simulator langguage ta chọn Mixed Nhấn vào Create file hiển thị hộp thoại File name ta gõ machcongtoanphan4bit sau nhấn OK Hiển thị hộp thoại 131 Nhấn Next hiển thị hộp thoại Nhấn vào Create file hiển thị hộp thoại 132 File name ta gõ machcongtoanphan4bit sau nhấn OK Nhấn Next hiển thị hộp thoại 133 Bước 4: Chọn chọn dịng IC lập trình Family ta chọn Artix-7, Package chọn cpg236, Speed chọn -1 sau ta chọn chíp xc7a35tcpg236-1 sau nhấn Next hiển thị hộp thoại Nhấn Finish hiển thị hộp thoại 134 Bước 5: Ghi thông tin đầu vào đầu Theo tốn ví dụ lập trình machcongtoanphan4bit Bước 6: Viết Chương trình file machcongtoanphan4bit.v `timescale 1ns / 1ps module machcongtoanphan4bit( input [3:0] A, input [3:0] B, output [3:0] S, output Cout ); assign {Cout, S} = A + B; endmodule Bước 7: Mơ dạng sóng phần mềm Click vào Run Simulation Chọn Run Behavioral Simulation 135 Để mơ dạng sóng phần mềm, ta đặt thông số cho đầu vào quan sát dạng sóng đầu Đặt thống số cho đầu vào A[3], ta click chuột phải vào [3] phần A[3 0] Chọn Force Clock 136 Đặt thống số cho đầu vào A[2] tương tự ta chọn period 4s Đặt thống số cho đầu vào A[1] ta chọn period 2s Đặt thống số cho đầu vào A[0] ta chọn period 1s Đặt thống số cho đầu vào B[3] ta chọn period 8s Đặt thống số cho đầu vào B[2] ta chọn period 4s Đặt thống số cho đầu vào B[1] ta chọn period 2s Đặt thống số cho đầu vào B[0] ta chọn period 1s Nhấn vào biểu tượng để mơ dạng sóng phần mềm Nhấn vào biểu tượng để lưu dạng sóng 137 Bước 8: Gán chân thích ứng với thiết bị Trong phần RTL ANALYSIS ta click vào Schematic Click vào I/O Ports để gán chân linh kiện phù hợp với thiết bị Trong toán ta Click vào 13 I/O Ports Ta đặt đầu vào đầu tương ứng với chân Chip cột Package Pin dạng liệu I/O Std sau: Nhấn vào để lưu toàn liệu 138 Bước 9: Biên dịch tổng hợp chương trình Trong mục SYNTHESIS ta click vào Run Synthesis Nhấn OK Chọn Launch runs on local host Quan sát trình chạy number of jobs sau nhấn OK đến hồn thành Click vào Open Synthesized Design để quan sát thiết kế 139 Nhấn OK Bước 10: Download chương trình vào phần cứng thiết bị Để Download chương trình vào phần cứng thiết bị ta vào Tool chọn Settings… Click vào Bitstream, chọn dạng xuất liệu -bin_file 140 Trong phần IMPLEMENTATION ta click vào Run Implementation Chọn Launch runs on local host Number or jobs sau nhấn OK Sau chạy thành công ta chọn Generate Bitstream Nhấn OK 141 Chọn Launch runs on local host Number or jobs sau nhấn OK Đợi q trình hồn thành Để đổ chương trình vào phần cứng thiết bị ta cắm thiết bị vào cổng USB máy tính sau phần PROGRAM AND DEBUG ta click vào Open Target chọn Auto Connect 142 Click vào Program device Chọn đường dẫn đến machcongtoanphan4bit.bit sau nhấn vào Program Q trình ghi liệu đến hồn thành 100% xong Bước 11: Chạy chương trình thiết bị Gạt công tắc V17, V16, W16, W17, W15, V15, W14, W13 theo bảng trạng thái machcongtoanphan4bit quan sát đèn U16, E19, V19, W18, U15 3.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh Sai hỏng TT Nguyên nhân Biện pháp xử lý, phòng tránh Sai chân đầu vào/đầu Gán sai chân đầu Xác định chân đầu vào/đầu vào/đầu thiết bị thiết bị Gán chân đầu vào/đầu thiết bị Sai lệnh cấu trúc lệnh Lập trình sai cấu trúc Cần lập trình theo cấu trúc lệnh: ví dụ: assign {Cout, S} = A + B; Không download Do kết nối thiết bị với Kiểm tra kết nối thiết bị chương thiết bị trình xuống máy tính với máy tính 143 3.4 Bài tập áp dụng Lập trình mạch cộng toàn phần bit điều khiển theo bảng trạng thái sau: Số thứ B[3 0] Số thứ A[3 0] Bit nhớ B3 B2 B1 A3 A2 A1 A0 Cout B0 Tổng S[3 0] S3 S2 S2 S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 0 0 0 0 1 0 1 0 1 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 Đầu vào B3, B2, B1, B0, A3, A2, A1, A0 kết nối với chân W13, W14, V15, W15, W17, W16, V16, V17 board mạch Basys3 Đầu S3, S2, S1, S0 kết nối với chân V19, U19, E19, U16 board mạch Basys3 Đầu Cout kết nối với chân W18 board mạch Basys3 144 CÁC BÀI TẬP MỞ RỘNG, NÂNG CAO VÀ GIẢI QUYẾT VẤN ĐỀ Bài 1: Lập trình mạch cộng số nhị phân bit A, B, C với tổng S, bít nhớ Cout Đầu vào A, B, C kết nối với chân W16, V16, V17 board mạch Basys3 Đầu S, Cout kết nối với chân U16, E19 board mạch Basys3 Bài 2: Lập trình mạch cộng tồn phần bit A[1 0], B[1 0] với tổng S[1 0], bít nhớ Cout Bài 3: Lập trình mạch cộng tồn phần bit A[5 0], B[5 0] với tổng S[5 0], bít nhớ Cout Yêu cầu đánh giá kết học tập: Nội dung: + Kiến thức: - Phân tích cấu trúc mạch logic tổ hợp; - Trình bày trình tự thực lập trình mạch logic tổ hợp; - Phân tích lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh + Kỹ năng: - Lập trình mạch logic tổ hợp theo yêu cầu kỹ thuật; - Phòng tránh sửa lỗi lập trình điều khiển; - Kiểm tra xác điều kiện hoạt động thiết bị + Năng lực tự chủ trách nhiệm: - Rèn luyện tính tỷ mỉ, xác an tồn vệ sinh cơng nghiệp; - Tự chịu trách nhiệm thực việc giao Phương pháp: + Về kiến thức: Được đánh giá hình thức kiểm tra viết + Về kỹ năng: Đánh giá kỹ thực hành Mỗi sinh viên, nhóm học viên thực công việc theo yêu cầu giáo viên Tiêu chí đánh giá theo nội dung: - Độ xác cơng việc - Thời gian thực cơng việc - Độ xác theo u cầu kỹ thuật + Năng lực tự chủ trách nhiệm: - Rèn luyện tính tỷ mỉ, xác an tồn vệ sinh công nghiệp; - Tự chịu trách nhiệm thực việc giao ... 11 1. 1 Cổng AND 11 1. 1 .1 Ký hiệu cổng AND đầu vào 11 1. 1.2 Bảng trạng thái cổng AND đầu vào 11 1. 2 Trình tự thực 12 1. 2 .1 Điều kiện thực 12 ... BIÊN SOẠN GIÁO TRÌNH NGHỀ: ĐIỆN TỬ CƠNG NGHIỆP TRƯỜNG CAO ĐẲNG NGHỀ KỸ THUẬT CÔNG NGHỆ MỤC LỤC TRANG LỜI GIỚI THIỆU BÀI 1: LẬP TRÌNH CÁC MẠCH LOGIC CƠ BẢN 11 Lập trình cổng... 90 1. 1 Mạch cộng bán phần 90 1. 1 .1 Sơ đồ mạch cộng bán phần 90 1. 1.2 Bảng trạng thái mạch cộng bán phần 91 1.2 Trình tự thực 91 1.2 .1 Điều kiện