Tài liệu hướng dẫn thực tập điện tử số 2020Bai 2. Báo cáo thực nghiệm kỹ thuật số tuần 2, báo cáo thực nghiệm điện tử số tuần 2. 1. Các đặc trưng của cổng logic TTL.2. Các đặc trưng của Cổng CMOS. 3. Đặc trưng trễ của cổng Logic. 4. Vi mạch logic 3 trạng thái.
PHẦN 2: THỰC NGHIỆM I CÁC ĐẶC TRƯNG CỦA CỔNG LOGIC-TTL I.1 Cấp nguồn +5V cho mảng sơ đồ D2-1 I.2 Đo mức ngưỡng hoạt động lối vào cổng logic TTL Bảng D2-1: IC1/a IC2/a IC3/a 0.80 1.02 0.79 1.01 0.79 1.02 • Trên sở ngưỡng đo bảng trên, chọn khoảng vào: - Với IC1/a: + khoảng vào cho mức logic cao (1) là: 1.01V - Với IC2/a: + khoảng vào cho mức logic cao (1) là: >1.02V + khoảng vào cho mức logic thấp (0) là: )>0.02V) Công suất tiêu tán cổng logic CMOS Xung lối IC1/a: Sau thực nghiệm ta thu bảng kết D2-7: +Vdd +5V +10V +15V Kiểu làm việc C3=0(không nối CL) C3=4.7nF(nối C-L) C3=0(không nối CL) C3=4.7nF(nối C-L) C3=0(không nối CL) C3=4.7nF(nối C-L) 1KHz 50 5KHz 50 10KHz 50 50 50 50 50 50 50 50 50 50 50 50 50 50 50 50 Đặc trưng truyền cổng Vi(D) Vout(C) Vi(D) Vout(C) Vi(D) Vout(C) Vi(D) Vout(C) 5 5 0.5 0.5 1 1.75 2.5 7.5 3.5 2.5 11 4.5 13 3.5 2.5 2.5 10 2.5 15 2.5 Em chỉnh biến trở từ đến max mà Vout không thay đổi giá trị theo bảng Hình thực nghiệm bên dưới: III Đặc trưng trễ cổng logic Đặc trưng trễ cổng logic TTL Đặc trưng trễ cổng logic CMOS tín hiệu lối vào lối Thời gian lệch tín hiệu kênh kênh là: 16.00us- 15.93us=0.07us Thời gian trễ cho cổng là: 0.07us:6= 0.012us Nhận xét: sau thực nghiệm ta nhận thấy thời gian trễ phụ thuộc vào độ lớn nguồn nuôi Độ lớn tăng dần thời gian trễ tăng theo Thế lớn thời gian trễ nhiều IV Vi mạch logic trạng thái Hình D2-4a: cấu trúc sơ đồ vi mạch logic trạng thái: Từ thực nghiệm ta có bảng kết D2-10: DS1 E LS7 A LS8 B Lối C 1 0 1 0 1 0 1 X X Vi mạch cổng trạng thái Hình D2-4b:bộ chuyển đổi số liệu chiều trạng thái Từ thực nghiệm ta có bảng kết D2-11: LS8 E LS9 A Lối C 1 0 X Bộ chuyển số liệu chiều trạng thái Từ thực nghiệm ta có bảng kết D2-12: A1 = A2 = A3 = A4 = A5 = A6 = A7 = A8 = E=1 B1 = B2 = B3 = B4 = B5 = B6 = B7 = B8 = E=0 B1 = B2 = B3 = B4 = B5 = B6 = B7 = B8 = Từ thực nghiệm ta có kết bảng D2-13: B1 = B2 = B3 = B4 = B5 = B6 = B7 = B8 = E=1 A1 = A2 = A3 = A4 = A5 = A6 = A7 = A8 = E=0 A1 = A2 = A3 = A4 = A5 = A6 = A7 = A8 = ... cổng logic CMOS Hình D2-2a Từ thực nghiệm ta có bảng kết D2-6 IC1/a Vdd= +5V Vdd= +10V Vaul 1.5 1.5 Vall 2. 05 2. 10 Từ thực nghiệm, chọn khoảng cho mức logic: - Vdd= +15V 1.5 2. 10 Khoảng cho mức... thái Từ thực nghiệm ta có bảng kết D2-11: LS8 E LS9 A Lối C 1 0 X Bộ chuyển số liệu chiều trạng thái Từ thực nghiệm ta có bảng kết D2- 12: A1 = A2 = A3 = A4 = A5 = A6 = A7 = A8 = E=1 B1 = B2 = B3... là: >2. 10V So sánh với TTL: khoảng làm việc lối vào CMOS cao so với TTL Đo mức lối cổng logic CMOS Hình D2-2b Từ thực nghiệm ta có bảng kết D2-7: IC1/a Vc(1) Vc(0) Vdd= +5V 2. 5 Vdd= +10V 2. 5 Vdd=