1. Trang chủ
  2. » Luận Văn - Báo Cáo

Báo cáo thực tập điện tử số bài 3

22 213 2

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 22
Dung lượng 1,58 MB

Nội dung

tài liệu hướng dẫn thực tập điện tử số 2020Bài 3 báo cáo thực hành điện tử số bài 3 báo cáo thực hành kỹ thuật số bài 3 1. Bộ giải mã – Decoder, 2. Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn, 3. Bộ mã hóa – Encoder

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ BÁO CÁO THỰC HÀNH MÔN HỌC: KỸ THUẬT SỐ Giảng viên: Sinh viên: Mã sv: Lớp: PHẦN 2: THỰC NGHIỆM Bộ giải mã – Decoder 1.1 Cấp nguồn +5V cho mảng sơ đồ D3-1 1.2 Bộ giải mã bit thành đường, dùng cổng logic: Hình D3.1a Hình D3-1a: Bộ giải mã – Decoder dùng vi mạch cổng Từ thực nghiệm ta thu kết bảng D3-1 sau: LỐI VÀO (INPUT) DS LS LS B A 0 0 1 0 1 x x X: giá trị Y3 0 LỐI RA (OUT) Y2 Y1 0 0 0 Y0 0 0 Nhận xét: Bộ giải mã bit thành đường gồm mảng bốn cổng AND, có lối vào (gồm lối vào liệu lối vào Enable) lối - Lối vào (Enable) hoạt động mức tích cực thấp nên với , mạch bị cấm, lối Bộ giải mã bít thành đường điều khiển loại vi mạch: Hình D3-1b - 1.3 Hình D3-1b: giải mã – decoder dùng vi mạch chuyên dụng Từ thực nghiệm ta thu kết bảng D3-2 sau: ĐIỀU DỮ LIỆU KHIỂN D D D L L L L S3 S1 S2 S8 S7 S6 ED ED G G G C B A Y 2A 2B 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 X X X X X X X X X X X X X X X Nhận xét: LỐI RA L L ED ED Y Y Y L ED ED Y Y Y Y 0 0 0 0 0 0 0 0 0 - Bộ giải mã bit thành đường gồm lối vào liệu, lối vào điều khiển lối tích cực thấp - Khi tín hiệu điều khiển G1 = 1, G2A = 0, G2B = tín hiệu lối nhận bit đầu vào bắt đầu tiến hành giải mã thành trạng thái tương ứng lối Với bit lối vào tương ứng có 2^3 = trạng thái tương ứng lối - Khi lối vào ABC= ‘000’ ngõ Y0 mức cao, lối lại mức thấp Tương tự với trường hợp khác lối tương ứng với trường hợp mức cao, lại mức thấp - Khi tín hiệu điều khiển khơng trạng thái cho phép giải mã tất lối mức thấp 1.4 L 0 0 0 0 0 L ED 0 0 0 0 L ED 0 0 0 0 0 L Bộ giải mã bit thành đường điều khiển loại vi mạch: hình D3-1c 0 0 0 0 0 0 0 0 0 0 Hình D3-1c: giải mã BCD - đoạn Số Số Số Số Số Số Số Số Số Số Chế độ test đèn Từ thực nghiệm ta thu kết bảng D3-3 sau: Đ khiển Control LỐI VÀO Input N LỐI RA Output gắt Số thậ l p ối ph r ân a D S D S L TES T 1 1 1 1 1 1 L S R L S D L S C L R g f e d c b a S B A BI BO 1 1 1 1 1 0 0 0 0 1 X 0 0 1 1 0 X 0 1 0 1 0 X 1 1 1 X 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 1 X X X X 0 0 0 0 X X X X 1 1 1 1 Nhận xét: 9 Kh ông sá ng Kh ông sá ng Kh ông sá ng - Bộ giải mã bit thành đường gồm lối vào, tín hiệu điều khiển lối mức tích cực thấp - Khi RBO = 0, lối bị ngắt, tất đèn tắt, mạch không giải mã lối vào - Khi LTEST = RBI = RBO = 1, giải mã nhận tín hiệu lối vào cho kết tương ứng lối 2 Bộ đếm số hạng với thị LED đoạn D LỐI VÀO CH ịch Ỉ SỐ mã LED ĐOẠN LỐI RA- MÃ BCD →10 C LR C LK 0 0 0 0 0 D X ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ C 0 0 0 0 0 B 0 0 0 0 0 A 0 0 0 0 0 D 0 0 0 0 0 C 0 0 0 0 1 B 0 0 1 1 0 A x 0 1 0 1 0 10 1 1 x 1 0 0 0 0 0 1 1 0 ↑ 0 0 1 Bộ mã hóa – encoder: Hình D3-3a Hình D3-3a: mã hóa encoder dùng cổng logic Từ thực nghiệm ta có kết bảng D3-5 sau : LS3 Y3 0 3.3 LỐI VÀO - INPUT LS2 Y2 0 LS1 Y1 0 LỐI RA - OUTPUT A B 1 Bộ mã hóa đường điều khiển thành bit loại vi mạch (Bộ mã hóa ưu tiên): Hình D3-3b 1 0 Bảng D3-6 LỐI VÀO - INPUT LỐI RA - OUTPUT D L L L L L L L L L L L L L S1 S8 S7 S6 S5 S4 S3 S2 S1 ED ED ED ED ED E I I I I I I I I A A A G E I 2 S O X X X X X X X X 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 X 1 0 1 1 1 X X 1 1 1 X X X 0 1 1 X X X X 1 1 X X X X X 0 1 X X X X X X 0 1 0 X X X X X X X 0 0 ... điều khiển loại vi mạch: hình D3-1c 0 0 0 0 0 0 0 0 0 0 Hình D3-1c: giải mã BCD - đoạn Số Số Số Số Số Số Số Số Số Số Chế độ test đèn Từ thực nghiệm ta thu kết bảng D3 -3 sau: Đ khiển Control LỐI VÀO... 0 0 1 1 0 ↑ 0 0 1 Bộ mã hóa – encoder: Hình D3-3a Hình D3-3a: mã hóa encoder dùng cổng logic Từ thực nghiệm ta có kết bảng D3-5 sau : LS3 Y3 0 3. 3 LỐI VÀO - INPUT LS2 Y2 0 LS1 Y1 0 LỐI RA - OUTPUT... khiển loại vi mạch: Hình D3-1b - 1 .3 Hình D3-1b: giải mã – decoder dùng vi mạch chuyên dụng Từ thực nghiệm ta thu kết bảng D3-2 sau: ĐIỀU DỮ LIỆU KHIỂN D D D L L L L S3 S1 S2 S8 S7 S6 ED ED G

Ngày đăng: 12/12/2021, 16:42

TỪ KHÓA LIÊN QUAN

w