Hiệu suất cho IO, đo lường độ tin cậy, định chuẩn TIỂU LUẬN KIẾN TRÚC máy TÍNH TIÊN TIẾN

TRƯỜNG ĐẠI GIẢNG VIÊN GIẢNG DẠY NHẬN XÉT CỦA HỌC BÁCH KHOA HÀ NỘI VIỆN CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG -* ĐỀ TÀI TIỂU LUẬN KIẾN TRÚC MÁY TÍNH TIÊN TIẾN TÊN ĐỀ TÀI Hiệu suất cho I/O, đo lường độ tin cậy, định chuẩn Giảng viên hướng dẫn: TS Nguyễn Hồng Quang Học viên: Phạm Thu Thuận - SHHV : CA120625 Lớp: CNTT-HY CH2012A GIẢNG VIÊN GIẢNG DẠY TS Nguyễn Hưng Yên, tháng 08 năm 2012 Hồng Quang Trang MỤC LỤC Mục lục trang Nội dung trang Khái niệm đa xử lý trang Hiệu suất kiến trúc trang Hiêu suất nhớ đa xử lý đối xúng chia sẻ trang 3.1 Hiệu suất đo khối lượng công việc thương mại trang 3.2 Hiệu suất đa chương trình khối lượng công việc hệ điều hành trang 3.3 Hiệu suất cho khối lượng công việc khoa học kỹ thuật trang 10 Kết luận .trang 13 Trang NỘI DUNG 1.Khái niệm đa xử lý Một hệ thống đa xử lý phải có hai xử lý (P) với khả thực xấp xỉ giống Tất xử lý hệ thống đa xử lý chia sẻ nhớ dùng chung Tất xử lý chia sẻ truy nhập tới kênh I/O, đơn vị điều khiển thiết bị Trong hệ thống đa xử lý thành phần kết nối chặt chẽ điều khiển hệ điều hành chung Hệ thống đa xử lý máy tính MIMD Hệ thống đa xử lý khác với hệ thống phân tán nhiều máy mạng máy tính chỗ hệ thống máy tính có liên kết lỏng lẻo chạy hệ điều hành khác nhau, thực độc lập nhiệm vụ riêng biệt Có hai lý đưa kiến trúc đa xử lý vào máy tính: nâng cao hiệu suất độ tin cậy Hiệu suất máy tính nâng cao nhờ P chia sẻ tải thực nhiệm vụ lớn đồng thời thực nhiệm vụ nhỏ lẻ (xử lý song song) Độ tin cậy tăng lên có P bị hỏng chức P cịn lại gánh lấy, nhờ vậy, tồn hệ thống máy tính hoạt động bình thường (hiệu suất giảm chút ít) Các loại đa xử lý: hệ thống đa xử lý phân loại dựa tổ chức hệ thống nhớ chúng Đó là, máy tính nhớ phân tán (hình 1.1) hệ thống đa xử lý chia sẻ nhớ cấu hình máy tính nhớ phân tán hệ thống đa xử lý phân tán nhớ Hai cấu trúc kết hợp với tạo nên đa xử lý với nhớ toàn cục đa xử lý với nhớ phân tán Trong kiến trúc đơn vị xử lý có đơn vị nhớ riêng đơn vị I/O riêng Các đơn vị xử lý kết nối với nhau, chia sẻ nhớ dùng chung (global memory) IO chung (global IO) thông qua bus chung (global bus) Các đơn vị IO đơn vị nhớ cục riêng kết nối với Pi riêng thông qua bus cục (local bus) Hình 1.1 Các hệ thống đa xử lý M¹ng kÕt nèi N Ethernet/SCSI P1 P2 Pn Trang I/O Global Memory M1 I/O P1 M1 I/O P1 M1 I/O P1 (a)Đa xử lý với nhớ toàn cục (b) Đa xử lý với nh phân tán 2.Hiu sut ca kin trỳc Kin trỳc đa xử lý với n thành phần xử lý P lý tưởng cho S(n)=n, với băng thơng liệu lệnh b đạt hiệu suất nb Giả sử, đa xử lý gồm n đơn vị xử lý: P1, P2, , Pn, có m đơn vị nhớ: M1, M2, ,Mm kết nối theo kiến trúc bus giao (cross) Tất liệu chương trình cất module nhớ Mm Băng thông lệnh liệu Pj b tỷ lệ với tốc độ truy nhập Pj tới đơn vị nhớ, mà tốc độ truy nhập đơn vị nhớ lại phụ thuộc Trang vào số lượng trung bình B đơn vị bận nhớ Xác suất truy nhập đơn vị nhớ (đọc ghi) Mj n đơn vị Pj 1/m Xác suất đơn vị nhớ Mj bận − (1 − (1 / m)) Khi Mj bận, u caaif mà nhận khơng thể phục vụ ngay, phải chờ Mj rỗi, vậy, giá trị là: n   1  B = ∑ p i = m 1 − 1 −   m  i =1     m B,số lượng đơn vị nhớ m, Số lượng mô đun nhớ n= n= n= nn = nn = 1 nn = nn = 1 m, số lợng mô đun nhớ Hỡnh 1.2 Hiu sut ca b x lý chia sẻ nhớ Nếu n → ∞, B → m m cố định, tương tự n cố định m→ ∞ B=n Hình 1.2 đồ thị giá trị B phụ thuộc vào số lượng PE, số lượng M xử lý chia sẻ nhớ Trang Hiệu suất nhớ đa xử lý đối xứng chia sẻ 3.1 Hiệu suất đo khối lượng công việc thương mại Các phép đo thực khối lượng công việc thương mại, thực Alphaserver 4100, cách sử dụng mơ cấu hình theo mơ hình sau Alphaserver 4100 Alphaserver 4100 sử dụng cho phép đo có bốn vi xử lý, số Alpha 21164-ning chạy 300 MHz Mỗi xử lý có hệ thống phân cấp nhớ cache cấp ba: L1 bao gồm cặp KB cache ánh xạ trực tiếp chip, hướng dẫn cho liệu Các kích thước khối 32-byte, nhớ cache liệu ghi thông qua L2, cách sử dụng đệm ghi L2 96 KB onchip thống 3-way tập Cache liên kết với kích thước khối 32-byte, cách sử dụng ghi lại L3 off-chip, kết hợp, ánh xạ trực tiếp MB cache với khối 64-byte sử dụng ghi lại Độ trễ cho truy cập vào L2 chu kỳ, L3 21 chu kỳ, nhớ 80 chu kỳ đồng hồ (điển hình mà khơng có tranh chấp) Trang Hình 1.3 thời gian thực phân tích cho ba chương trình (OLTP, DSS, Altavista) khối lượng công việc thương mại Các số DSS mức trung bình sáu truy vấn khác CPI khác từ mức thấp 1,3 Al-tavista, đến 1,61 cho truy vấn DSS, 7.0 cho Oracle Hình 1.4 khối lượng cơng việc OLTP yêu cầu nhiều từ nhớ hệ thống với số lượng lớn đắt cấp cao L3 bỏ lỡ, Kiểm tra tác động kích thước nhớ cache L3, số xử lý, kích thước khối chuẩn OLTP Hình cho thấy tác dụng tăng kích thước nhớ cache, sử dụng cách thiết lập cache kết hợp, làm giảm số lượng lớn bỏ lỡ xung đột Thời gian thực chứng minh nhớ cache L3 lớn giảm L3 nhớ Thời gian nhàn rỗi tăng, thực giảm số lợi nhuận Sự tăng trưởng xảy quầy hàng bày nhớ hệ thống, quy trình máy chủ cần thiết để trang trải I / O độ trễ Các hoạt động tương đối khối lượng cơng việc OLTP kích thước nhớ cache L3, thiết lập thiết lập liên kết chiều, phát triển từ MB đến 8MB.Thật thú vị, hiệu suất MB, nhớ cache kết hợp chiều tương tự MB nhớ cache ánh xạ trực tiếp sử dụng Alphaserver 4100 Trang Hình 1.5 cho thấy liệu này, hiển thị số chu kỳ truy cập nhớ theo hướng dẫn đóng góp từ năm nguồn Hai nguồn lớn nhớ truy cập trở ngại (do bỏ lỡ L3) với MB L3 hướng dẫn lực / xung đột nhớ Với L3 lớn hai nguồn thu nhỏ đóng góp nhỏ Như vậy, MB, chia sẻ thật bỏ lỡ tạo phần chi phối bỏ lỡ Việc tăng kích thước nhớ cache loại bỏ hầu hết xử lý đơn bỏ lỡ, để lại nhiều việc bỏ lỡ bị ảnh hưởng Làm để tăng tính chuyên nghiệp-mức ảnh hưởng đến loại khác việc bỏ lỡ? Như mong đợi, gia tăng tỷ lệ thực bỏ lỡ chia sẻ, mà không bồi thường giảm xử lý đơn nhớ, dẫn đến tăng tổng thể chu kỳ truy cập nhớ theo hướng dẫn 3.2 Hiệu suất đa chương trình khối lượng cơng việc hệ điều hành Kiểm tra việc thực khối lượng công việc nhớ cache Trang Hình 1.6 số bỏ lỡ ngàn hướng dẫn giảm đặn kích thước khối nhớ cache L3 tăng lên làm cho trường hợp tốt cho kích thước khối L3 128 byte Các nhớ cache L3 2MB, cách thiết lập liên kết kịp thời Hình 1.7 Các liệu khơng tốc độ giảm nhanh cho mã người sử dụng so với mã hạt nhân nhớ cache liệu nếp nhăn từ 32 KB đến 256 KB với khối 32-byte Mặc dù mức độ tỷ lệ người dùng bỏ lỡ giảm yếu tố 3, tỷ lệ cấp hạt nhân bỏ lỡ giảm xuống yếu tố 1,3 Hình 1.8 Các thành phần liệu hạt nhân khơng thay đổi tỷ lệ kích thước nhớ cache liệu tăng lên từ 32KB đến 256 KB, khối lượng công việc multiprogramming chạy tám xử lý Các thành phần bỏ lỡ tỷ lệ bắt buộc khơng đổi, khơng bị ảnh hưởng kích thước nhớ cache Các thành phần công suất giảm nhiều so với yếu tố hai, thành phần gắn kết gần tăng gấp đôi Sự gia tăng gắn kết bỏ lỡ xảy xác suất bỏ lỡ gây khơng cịn hiệu lực tăng lên với kích thước nhớ cache, mục Trang 10 va đập lực Hình 1.9 tỷ lệ khối lượng cơng việc đa chương trình giảm xuống đặn kích thước khối gia tăng cho 32 KB hai cách kết hợp liệu nhớ cache đa tám CPU Hình 1.10 Tăng kích thước khối có tác dụng mang lại lợi ích cho khối lượng cơng việc này, phần lớn bỏ lỡ khả phát sinh bỏ lỡ bắt buộc , hai có khả cải thiện với kích thước khối lớn 3.3 Hiệu suất cho khối lượng công việc khoa học/kỹ thuật Hình 1.11 Số byte cần thiết cho liệu tham khảo phát triển kích thước khối tăng lên hai hạt nhân thành phần người sử dụng Trang 11 Hình 1.12 tăng số lượng vi xử lý, tổng số lượng nhớ cache trong, nếp nhăn, thường gây khả bỏ lỡ để thả Ngược lại, tăng số lượng vi xử lý thường nguyên nhân số lượng thông tin liên lạc tăng lên, gây gắn kết nhớ tăng lên Hình 1.13 - Tăng kích thước nhớ cache thường có tác dụng mang lại lợi ích hiệu suất, làm giảm tần số nhớ cache bỏ lỡ tốn Trang 12 Hình 1.14 minh họa thay đổi tốc độ miss kích thước nhớ cache tăng lên 16 vi xử lý , hiển thị phần tỷ lệ bỏ lỡ bỏ lỡ gắn kết xử lý đơn khả bỏ lỡ Hai hiệu ứng dẫn đến tỷ lệ bỏ lỡ điều khơng làm giảm khơng phải cách nhanh chóng để tăng kích thước nhớ cache - Tăng kích thước khối cách khác để thay đổi tỷ lệ bỏ lỡ nhớ cache Hình 1.15: Tỷ lệ bỏ lỡ kích thước khối nhớ cache gia tăng cho chạy bọ vi xử lý 16 với nhơ cache 64kb Tốc độ liệu bỏ lỡ giảm kích thước khối nhớ cache tăng lên Tóm tắt : Thiết kế nhớ cache Hình 1.16 Bus lưu lượng truy cập cho liệu tăng lên kích thước khối nhớ cache liệu tăng lên + Để thay đổi kích thước nhớ cache, kích thước khối thường sử dụng để cải thiện hiệu suất xử lý cache đơn + Trong khối lượng công việc đa chương trình, người sử dụng hệ điều hành phần thực khác nhau, khơng có gắn kết lưu lượng truy cập đáng kể Trong phần hệ điều hành, đóng góp bắt buộc khả tỷ lệ bỏ lỡ lớn nhiều, dẫn đến tổng thể bỏ lỡ tỷ lệ với chương trình tồi tệ khối lượng cơng việc chương trình song song Hiệu suất sử dụng nhớ cache, mặt khác, tốt so sánh chương trình tốt khối lượng cơng việc chương trình song song Trang 13 Yêu cầu gắn kết thành phần quan trọng không áp đảo khối lượng công việc xử lý khoa học Tuy nhiên, yêu cầu gắn kết quan trọng chương trình song song tối ưu Trang 14 KẾT LUẬN Sau thời gian tìm hiểu nghiên cứu đề tài, em tìm hiểu nội dung:  Tìm hiểu đa xử lý  Tìm hiểu hiệu suất nhớ Tuy nhiên, thời gian thực đề tài vốn tiếng anh em cịn nên khơng thể tránh khỏi số hạn chế tìm hiểu miền kiến thức Với thiếu xót lần làm đề tài này, mong nhận đóng góp ý kiến từ Thầy để em hoàn thành tiểu luận tốt Trang 15 ... ĐỀ TÀI TIỂU LUẬN KIẾN TRÚC MÁY TÍNH TIÊN TIẾN TÊN ĐỀ TÀI Hiệu suất cho I/O, đo lường độ tin cậy, định chuẩn ... lý đưa kiến trúc đa xử lý vào máy tính: nâng cao hiệu suất độ tin cậy Hiệu suất máy tính nâng cao nhờ P chia sẻ tải thực nhiệm vụ lớn đồng thời thực nhiệm vụ nhỏ lẻ (xử lý song song) Độ tin cậy... trang Hiệu suất kiến trúc trang Hiêu suất nhớ đa xử lý đối xúng chia sẻ trang 3.1 Hiệu suất đo khối lượng công việc thương mại trang 3.2 Hiệu suất đa chương trình