Giáo trình mô đun Kỹ thuật xung, số (Nghề Kỹ thuật lắp ráp, sửa chữa máy tính - Trình độ trung cấp) – CĐ Kỹ thuật Công nghệ BR–VT

Nội dung của giáo trình “Kỹ thuật xung, số” bao gồm 11 bài: Bài 1: Tổng quan về kỹ thuật xung, Bài 2: Mạch đa hài tự dao động, Bài 3: Tổng quan về kỹ thuật số, Bài 4: Các cổng logic cơ bản, Bài 5: Biểu diễn hàm đại số logic, Bài 6: Biểu thức logic và mạch điện, Bài 7: Mạch mã hóa – giải mã, Bài 8: Mạch dồn kênh – phân kênh, Bài 9: Các phần tử Flip – Flop, Bài 10: Mạch đếm nhị phân, Bài 11: Mạch ghi dịch.

ỦY BAN NHÂN DÂN TỈNH BR – VT TRƯỜNG CAO ĐẲNG KỸ THUẬT CƠNG NGHỆ GIÁO TRÌNH MƠ ĐUN:  KY THT XUNG,SƠ ̃ ̣ ́ NGHỀ:  KỸ THUẬT LĂP RAP VA S ́ ́ ̀ ỬA CHƯA MAY TINH  ̃ ́ ́ TRÌNH ĐỘ: TRUNG CÂP  ́ Ban hành kèm theo Quyết định số:         /QĐ­CĐKTCN…     ngày….tháng….năm   2020  của Hiệu trưởng trường Cao đẳng nghề tỉnh BR – VT Bà Rịa – Vũng Tàu, năm 2020 TUYÊN BỐ BẢN QUYỀN Nhằm đáp ứng nhu cầu học tập và nghiên cứu cho giảng viên và sinh viên  nghề  Kỹ  thuật lắp ráp và sửa chữa máy tinh  trong trường Cao đẳng Kỹ  thuật  Cơng nghệ  Bà Rịa – Vũng Tàu. Chúng tơi đã thực hiện biên soạn tài liệu kỹ  thuật xung số này Tài liệu được biên soạn thuộc loại giáo trình phục vụ  giảng dạy và học  tập, lưu hành nội bộ trong nhà trường nên các nguồn thơng tin có thể được phép   dùng ngun bản hoặc trích dùng cho các mục đích về đào tạo và tham khảo Mọi mục đích khác mang tính lệch lạc hoặc sử  dụng với mục đích kinh  doanh thiếu lành mạnh sẽ bị nghiêm cấm LỜI GIỚI THIỆU Trong chương trình đào tạo nghề Kỹ thuật lăp rap va s ́ ́ ̀ ửa chưa may tinh ̃ ́ ́   của trường cao đẳng Kỹ  Thuật  Công  Nghệ    Bà Rịa Vũng Tàu  mô đun  Kỹ  thuât xung, sô  ̣ ́  là một   mô đun giữ  một vị  trí rất quan trọng: rèn luyện  tay  nghề cho học sinh. Việc dạy thực hành địi hỏi nhiều yếu tố: vật tư thiết bị  đầy đủ  đồng thời cần một giáo trình nội bộ, mang tính khoa học và đáp ứng  với u cầu thực tế Nội dung của giáo trình “Ky tht xung, sơ   ̃ ̣ ́ ” bao gôm 11 bai: ̀ ̀ Bài 1: Tổng quan v ề k ỹ thuật xung Bài 2: Mạch đa hài tự dao động  Bài 3 : Tổng quan về kỹ thuật số Bài 4 : Các cổng logic cơ bản Bài 5 : Biểu diễn hàm đại số logic Bài 6 : Biểu thức logic và mạch điện Bài 7 : Mạch mã hóa – giải mã Bài 8 : Mạch dồn kênh – phân kênh Bài 9 : Các phần tử Flip – Flop Bài 10 : Mạch đếm nhị phân Bài 11 : Mạch ghi dịch Đã  được xây dựng trên cơ  sở  kế  thừa những nội dung giảng dạy của   các trường, kết hợp với những nội dung mới nhằm đáp ứng u cầu nâng cao  chất lượng đào tạo phục vụ  sự  nghiệp cơng nghiệp hóa, hiện đại hóa đất  nước,.  Giáo trình được biên soạn ngắn gọn, dễ hiểu, bổ sung nhiều kiến thức   mới và biên soạn theo quan điểm mở, nghĩa là, đề  cập những nội dung cơ  bản, cốt yếu để tùy theo tính chất của các ngành nghề đào tạo mà giảng viên   tự  điều chỉnh ,bổ xung cho thích hợp và khơng trái với quy định của chương  trình đào tạo cao đẳng  Tuy các tác giả  đã có nhiều cố  gắng khi biên soạn, nhưng giáo trình  chắc chắn khơng tránh khỏi những thiếu sót, rất mong nhận được sự tham gia   đóng góp ý kiến của các đồng nghiệp và các chun gia kỹ thuật đầu ngành Xin trân trọng cảm ơn!                                                      Bà Rịa , ngày….tháng…  năm2020                                                        Tham gia biên soạn:                                                                                  Bùi Văn Vinh  MỤC LỤC GIÁO TRÌNH MƠ ĐUN Tên mơ đun: Kỹ Thuật Xung – Số  Mã mơ đun: MĐ 15 *Vị trí, tính chất,ý nghĩa và vai trị của mơ đun: ­ Vị trí:  + Mơ đun được bố trí sau các mơn học chung.  + Học trước các mơn học/ mơ đun đào tạo chun ngành ­ Tính chất:  + Là mơ  đun tiền đề cho các mơn học chun ngành.  + Là mơ  đun bắt buộc ­ Ý nghĩa và vai trị của mơ đun: Giúp cho người học có khả năng lắp ráp,  kiểm tra sửa chữa một số mạch xung ­ số thường gặp trong thực tế * Mục tiêu mơ đun: ­ Về kiến thức:  + Nhận biết được ký hiệu, phân tích được ngun lí hoạt động và bảng sự  thật của các cổng lơgic cơ bản + Trình bày được cấu tao, ngun lý các mạch số thơng dụng như: Mạch mã  hóa­giải mã, mạch dồn kênh­phân kênh, mạch đếm, mạch ghi dịch, mạch  chuyển đổi tín hiệu + Phát biểu được các khái niệm cơ bản về xung điện, các thơng số cơ bản  của xung điện, ý nghĩa của xung điện trong kỹ thuật điện tử + Trình bày được cấu tạo các mạch dao động tạo xung và mạch xử lí dạng  xung ­ Về kỹ năng:  + Lắp ráp, kiểm tra được các mạch số cơ bản trên panel và trong thực tế + Lắp ráp, kiểm tra được các mạch tạo xung và xử lí dạng xung ­ Về thái độ:  + Rèn luyện cho học sinh thái độ nghiêm túc, tỉ mỉ, chính xác trong học tập,  phát triển tính tư duy, sáng tạo trong thực tiễn kỹ thuật * Nội dung mơ đun: BÀI 1:  TỔNG QUAN V Ề K Ỹ THU ẬT XUNG * Mục tiêu: * Kiến thức: ­ Trình bày đượ c các khái niệm về xung điện, dãy xung ­ Giải thích đượ c sự tác động của các linh kiện thụ độ ng đế n dạ ng xung * Kỹ năng: ­ Đo, đọc đượ c các thơng số cơ bản của tín hiệu xung.  * Thái độ: ­ Chủ động, sáng tạo trong q trình học tập Nội dung: 1. Định nghĩa, các tham số xung đơn và dãy xung              1.1 Định nghĩa Xung điện là tín hiệu tạo nên do sự  thay đổi mức của điện áp hay dịng   điện trong m ột kho ảng th ời gian r ất ng ắn 1.2 Các thơng số của xung đơn và dãy xung 1.2.1 Xung đơn Hình 3.1: Xung đơn hình thang lý tưở ng (a) và xung thực t ế (b) ­ Đối với một xung điện áp đơn lý tưở ng (hình a) ta có các thơng số  cơ  + Đáy xung: T2  [s] là khoảng thời gian m ức  điện áp xung bắt đầu biến  thiên tăng, giảm từ 0 cho t ới khi xung bi ến thiên trở về 0 + Đỉnh xung: T1 [s] là khoảng thời gian t ồn t ại c ủa xung  ở giá trị ổn đị nh + Biên độ  xung: Um [V] là mức giá trị  điện áp lớn nhất mà xung đạt đượ c,  đượ c tính từ đáy xung đến đỉnh xung + Độ  rộng sườ n trướ c xung: t s1 [s] là khoảng thời gian xung bi ến thiên từ  giá trị 0 đến đỉnh xung + Độ rộng sườ n sau xung: t s2 [s] là khoảng thời gian xung bi ến thiên từ giá  trị đỉnh về 0 ­ Trong th ực t ế, khi truy ền xung qua m ạch điện, do  ảnh hưở ng các thơng  số  của mạch điện nên xung khơng cịn giữ  ngun hình dạng như ban đầ u  mà  bị   biến  dạng   đi,        vài   thông   số   của  xung   không  cịn   giữ  ngun bản chất của xung lý tưở ng hoặc cịn có thêm một vài thơng số  khác (hình b) + Độ  sụt đỉnh xung : ΔU [V] là mức điện áp chênh lệch của đỉnh xung, nó   nằm giữa giá trị Um và 0,9Um.  + Độ rộng sườ n tr ướ c xung: t s1 [s] đượ c tính từ giá trị 0,1Um đến 0,9Um + Độ rộng sườ n sau xung: t s2 [s] đượ c tính từ giá trị 0,9Um v ề 0,1Um  + Độ  rộng xung: t x  [s] là khoảng th ời gian đượ c tính giữa hai th ời điểm  tươ ng ứng với giá trị 0,5Um + Bướ u đỉnh xung: B đ là giá trị điện áp tại đỉnh xung tăng bất thườ ng + Bướ u chân xung: Bc là giá trị điện áp tại chân xung tăng bất thườ ng 1.2.2 Chu ỗi xung Hình 3.2: Một s ố chu ỗi xung c ơ b ản ­ Chu kỳ xung: T [s] là khoảng thời gian l ặp l ại c ủa xung.  ­ Tần số xung: f x [Hz] là số  chu kỳ lặp lại của xung trong m ột đơ n vị  thời  gian là 1 giây, nó chính là nghịch đảo của chu k ỳ xung f x = 1/T [1/s = 1Hz]  ­ Đối với chuỗi xung vng, cịn có thêm các thơng số + Thời gian t ồn tại c ủa xung: t on [s] + Thời gian ngh ỉ c ủa xung: t off [s] + Độ rỗng của xung (Q): l à tỉ số giữa chu kỳ T và độ rộng xung ton ; Q = T/ton + Hệ  số  đầy xung ( η): Là nghịch đảo của độ  rỗng xung Q   ;    η  = 1/Q =   ton/T  2. Tác dụng của m ạch R­C đối với các xung cơ bản.                                         2.1. Mạch R­C v ới bước nh ảy d ương Hình 3.3: Q trình q độ của mạch R­C v ới bướ c nh ảy d ương ­ Giả  sử  tại thời điểm t = 0, điện áp U có bướ c nhảy dươ ng từ  0V đế n   Um. Vậy ở t ≥ 0 ta có:             u R + uC = Um Với uR = iR và i = CduC/dt thì phươ ng trình cân bằng điện áp trên thành: RC(duC/dt) + uC = Um ­ Giải phươ ng trình vi phân trên ta có: uC(t) = Um(1 ­ e ­t/RC ) Tích RC có thứ  ngun thời gian là giây (s), nếu R tính bằng  Ω  và C tích   bằng Fara (F) và thay tích số  RC bằng m ột  đại lượ ng  τ  (τ   đượ c gọi là  hằng số thời gian c ủa m ạch R­C).  Ta rút ra: uR(t) = Um.e ­t/τ i(t) = (Um/R).e ­t/τ Ta thấy điện áp trên tụ  điện C tăng theo luật hàm mũ và   t = ∞ thì u C =  Um. Ngượ c lại, điện áp trên điện trở  R và dịng điện giảm theo luật hàm   mũ, khi t = ∞ thì i(t) = 0, u R = 0, mạch đạt trạng thái dừng ­ Về  lý thuyết thì q trình q độ  xẩy ra trong thời gian là vơ hạn nhưng   trong thực t ế, khi u C = 0,9Um ho ặc khi U R = 0,1Um thì q trình q độ  coi  như chấm dứt ­ Thời gian q độ là : tqđ = 2,3τ = 2,3RC ­  Ở  t =  τ3 có thể  coi u C  ≈  Um và i  ≈  0, u R  ≈  0. Hằng số  th ời gian  τ = RC  của mạch càng lớn thì thời gian quá độ càng kéo dài và ngượ c lại.    2.2. Mạch R­C v ới b ước nh ảy âm Hình 3.4: Q trình q độ của mạch R­C v ới b ướ c nh ảy âm ­ Với các bướ c phân tích giống như    trên nhưng dịng điện trong mạch   đổi chiều do là dịng phóng của tụ C. Các giá trị uR và uC đượ c xác định: uC(t) = Um.e ­t/τ uR(t) = ­ Um.e ­t/τ  i(t) = ­ (Um/R).e ­t/τ Ta thấy điện áp trên tụ  điện C giảm theo lu ật hàm mũ và   t = ∞ thì u C =  0. Điện áp trên điện trở  R cũng giảm theo lu ật hàm mũ nhưng bắt đầ u từ  giá trị ­Um, khi t = ∞ thì i(t) = 0, u R = 0, mạch đạt trạng thái dừng ­ Về  lý thuyết thì q trình q độ  xẩy ra trong thời gian là vơ hạn nhưng   trong thực t ế, khi u C = 0,1Um hoặc khi U R = 0,1Um thì q trình q độ coi  như chấm dứt ­ Thời gian q độ là : tqđ = 2,3τ = 2,3RC ­ Ở t = τ3 có thể coi u C ≈ 0 và i ≈ 0, u R ≈ 0. Hằng số th ời gian  τ = RC của  mạch càng lớn thì thời gian q độ càng kéo dài và ngượ c lại.    2.3. Mạch R­C v ới m ột xung d ương.  Hình 3.5: Q trình q độ của mạch với xung vng ­ Nếu đặt lên mạch R­C một xung vng góc. Q trình q độ  của mạch  xem như là sự xếp chồng c ủa hai q trình ứng với hai b ướ c nh ảy: + Bướ c nhảy dươ ng t ại thời điểm t = t1 + Bướ c nhảy âm tại thời điểm t = t2 ­ Điện áp trên tụ C và trên điện trở R có dạng như trên hình vẽ ­ Sự  thay đổi điện áp trên hai phần t  này (hình dạng của điện áp) phụ  thuộc vào hằng số thời gian c ủa m ạch (giá trị τ = RC) + Nếu  τ ≤ tX /3 thì điện áp trên tụ C sẽ tăng nhanh đến Um, điện áp trên R   giảm nhanh v ề 0. Độ dốc của sườ n xung trên C và R sẽ  tăng + Nếu  τ  > t X  /3 thì điện áp trên tụ  C tăng chậm đến Um, điện áp trên R   giảm chậm về 0. Độ dốc của sườ n xung trên C và R sẽ giảm 3. Khảo sát dạng xung a. Nội dung: ­ Quan sát các dạng xung cơ  b ản nh  xung vuông, xung tam giác, xung  kim 10 4.3 Lắp ráp, khảo sát mạch đếm vịng.  a. Nội dung: ­ Tìm hiểu cấu trúc, chức năng các chân của IC 74175, IC 7427 ­ Lắp mạch, khảo sát ngun lý hoạt động của mạch đếm vịng 4 bit .  b. Tổ chức thực hiện:  Chia lớp thành các nhóm với 2 sinh viên/nhóm c. Bảng thiết bị, vật tư T Thiết bị ­ Vật tư Thơng số kỹ thuật Số lượng T Máy thực tập số ED­1100A 1máy / nhóm IC   74175     tương  1 IC/ nhóm đương IC cổng NOR 3 đầu vào IC   7427     tương  1 IC/ nhóm đương Dây   cắm   đấu   nối   bọc  L=15cm; D=1mm 1 bộ / nhóm nhựa Ổ tiếp nguồn 220V/5A   bộ/   4  nhóm IC D/FF Bảng 8.3: Bảng thiết bị, vật tư khảo sát mạch đếm vịng 4 bit  d. Quy trình thực hiện ­ Chuẩn bị và kiểm tra các thiết bị, vật tư theo bảng thống kê ­ Tìm hiểu cấu trúc của IC 74175 và IC 7427 + IC 74175 có chứa 4 phần tử D/FF đồng bộ có chung các lối vào Clr (Clear)  và lối vào cho xung nhịp Clock (Ck). Trong đó tín hiệu xóa có mức tích cực  thấp, xung kích thích có mức tích cực ở sườn dương + PIN 16 : Vcc = +5V + PIN 8 : GND + PIN 5 : Vcc = +5V + PIN 1 : Lối vào xóa (Clr) + PIN 2 : Lối ra Q1 của FF­1 147 Hình 10.16 : Cấu trúc IC 74175 và IC 7427 + PIN 3 : Lối ra đảo của Q1 của FF­1 + PIN 4 : Lối vào D1 của FF­1 + PIN 5 : Lối vào D2 của FF­2 + PIN 6 : Lối ra đảo Q2 của FF­2 + PIN 7 : Lối ra Q2 của FF­2 + PIN 9 : Lối vào cho xung nhịp (Ck) + PIN 10 : Lối ra Q4 của FF­4 + PIN 11 : Lối ra đảo của Q4 của FF­4 + PIN 12 : Lối vào D4 của FF­4 + PIN 13 : Lối vào D3 của FF­3 + PIN 14 : Lối ra đảo Q3 của FF­3 + PIN 15 : Lối ra Q3 của FF­3 ­ Lắp mạch, khảo sát nguyên lý hoạt động của mạch đếm vòng 4 bit theo hai   sơ  đồ  mạch đếm là mạch đếm vịng  (Hình 10.14)  và mạch đếm vịng xoắn  (Hình 10.15) * Mạch đếm vịng (Hình 10.14)  + Kết nối các chân vào/ra của IC 7427 với IC 74175 như sơ đồ cấu trúc.  + Đưa chân Clr lên mức lên mức cao (H)  là mức cho phép mạch hoạt động + Kết nối chân 9 (Clock) của IC 74175 với Jắc cấp sườn dương xung kích  thích + Kích thích mạch từng xung một bằng cách nhấn nút khóa K + Quan sát sự hiển thị của LED trên các chân của IC 75175  ứng với các lối ra   Q4 ­:­ Q1 ( PIN 10 ; 15 ; 7 ; 2 ) ­ Lập bảng chân lý mơ tả hoạt động của mạch ứng với từng xung kích thích Ra 148 Thứ  tự  xung  kích Q4 Q3 Q2 Q1 ­ Nhận xét mã tổ  hợp của bộ   đếm và so sánh với bảng mã vòng theo lý  thuyết * Mạch đếm vịng xoắn (Hình 10.15)  + Kết nối chân vào/ra của IC 75175 như sơ đồ cấu trúc mạch.  + Đưa chân Clr lên mức lên mức cao (H)  là mức cho phép mạch hoạt động + Kết nối chân 9 (Clock) của IC 74175 với Jắc cấp sườn dương xung kích  thích + Kích thích mạch từng xung một bằng cách nhấn nút khóa K + Quan sát sự hiển thị của LED trên các chân của IC 75175  ứng với các lối ra   Q4 ­:­ Q1 ( PIN 10 ; 15 ; 7 ; 2 ) ­ Lập bảng chân lý mơ tả hoạt động của mạch ứng với từng xung kích thích   Thứ  Ra tự  xung  Q4 Q3 Q2 Q1 kích 149  5. Mạch đếm với số đếm đặt trướ c                        5.1 Khái quát chung ­ Trong thực tiễn kỹ  thuật, một vấn đề  thường nảy sinh là cần phải có các  mạch đếm có dung lượng đếm khác với với những mạch đếm có dung lượng  đếm đã được ấn định khi xản xuất. Do vậy chúng ta cần phải xây dựng mạch   đếm với số đếm tùy chọn theo mục đích sử dụng ­ Mạch đếm có số  đếm đặt trước được xây dựng trên cơ  sở  một mạch đếm  có dung lượng cao hơn mạch đếm mà ta xây dựng có lối vào RESET, điều  này cho phép ta có thể  tạo ra tín hiệu đưa vào lối vào RESET này để  cưỡng   bức mạch đếm quay trở  về  đếm lại từ  đầu vào bất cứ  thời điểm và giá trị  đếm nào ­ Để  tạo ra tín hiệu RESET mạch, ta phải xây dựng một mạch dị tìm trạng  thái thừa tức là trong q trình đếm, nếu xuất hiện trạng thừa khơng mong  muốn thì mạch dị tìm sẽ nhận biết được và nó sẽ khởi tạo một tín hiệu đưa  vào RESET mạch và lập tức bộ đếm sẽ trở về đếm lại từ đầu 5.2 Sơ đồ tổng qt và ngun lý làm việc Hình 10.16 : S ơ đồ tổng qt phươ ng án xây dựng mạch đếm đặ t trướ c ­ Mạch dị tìm trạng thái là một nạch tổ  hợp có các lối vào được lấy từ  các   lối ra của mạch đếm có dung lượng cao làm cơ sở xây dựng, lối ra của mạch   dị tìm được đưa vào lối vào RESET ­ Mạch đếm dung lượng cao làm cơ sở có dung lượng đếm là 2n 150 ­ Mạch đếm với số đếm đặt trước có dung lượng đếm là N ­ Điều kiện xây dựng mạch : N     liệu D1  đượ c ghi vào trong FF­1 và lấy ra   Q 0, còn dữ  liệu D 0  đượ c  ghi vào trong FF­2 và lấy ra ở Q 1.  ­ Tiếp theo, d ữ li ệu D 2 đượ c đưa vào cùng với xung nh ịp Cp th ứ ba ­­> d ữ  liệu D2 đượ c ghi vào trong FF­1 và lấy ra   Q0, còn dữ  liệu D1 đượ c ghi  vào trong FF­2 và lấy ra   Q1. Dữ  liệu D0 đượ c ghi vào trong FF­3 và lấy  ra ở Q2 ­ Tiếp theo, dữ li ệu D 3 đượ c đưa vào cùng với xung nh ịp Cp th ứ tư ­­> d ữ  liệu D3 đượ c ghi vào trong FF­1 và lấy ra   Q0, còn dữ  liệu D2 đượ c ghi  vào trong FF­2 và lấy ra   Q1. Dữ  liệu D1 đượ c ghi vào trong FF­3 và lấy  ra ở Q2. Dữ liệu D0 đượ c ghi vào trong FF­4 và lấy ra ở Q ­ Các dữ  liệu tiếp theo D 4, D5, ,D n tiếp tục đượ c đưa vào và cứ  sau  mỗi một xung nh ịp, các dữ  liệu đượ c ghi vào và dịch chuyển sang ph ải và  mất dần ở đầu ra Q3 ­ Bảng chân lý: Xung  nhịp  Cp Dữ  liệu  Q0 Trạng thái Q1 Q2 Q3 D0 ­ ­ ­ D1 D0 ­ ­ D2 D1 D0 ­ D3 D2 D1 D0 D4 D3 D2 D1 Mất D0 D5 D4 D3 D2 Mất tiếp D1 D6 D5 D4 D3 Mất tiếp D2 i 155 Di­1 Di­2 Di­3 Di­4 Mất tiếp Di­5 n Dn­1 Dn­2 Dn­3 Dn­4 Mất tiếp Dn­5 Bảng 9.1: B ảng tr ạng thái của mạch ghi d ịch 4 bit 2.2. Thanh ghi c ấu trúc bằng IC 2.2.1 Cấu trúc IC ghi d ịch 8 bit ­ 74164 Hình 11.2 : C ấu trúc IC ghi d ịch 8 bit – 74164 ­ A, B : là 2 lối vào nối tiếp cho dữ  li ệu, trong th ực t ế  hai l ối vào này  thườ ng đấu chung với nhau thành một lối vào duy nhất cho d ữ li ệu ­ CK : là lối vào cho xung nh ịp (Cp), có mức tíc cực   sườ n dươ ng xung  kích thích ­ Clr : là lối vào điều khiển xóa dữ liệu, có mức tích cực ở mức thấp (L) ­ QA ­:­ QH : là 8 lối ra song song đại diện cho 8 bit d ữ li ệu 2.2.2 Sơ đồ tổng qt, ngun lý làm việc Hình 11.3 : S ơ đồ tổng qt mạch ghi d ịch n ối ti ếp thu ận 8 bit dùng IC­ 74164 156 ­  Đưa lối  vào  Clr  lên  mức cao  (H),  m ức cho  phép  mạch  làm  việc  bình  thườ ng ­ Dữ  liệu đượ c đưa vào lối vào nối tiếp D cùng với xung nhịp đượ c đư a  vào lối vào Cp ­ Cứ sau m ỗi một xung nh ịp, các dữ liệu D 0, D1,  ,D n đượ c ghi vào trong  bộ ghi và dịch chuyển sang ph ải, d ữ li ệu s ẽ m ất d ần  ở đầ u ra QH­ ­ Muốn lấy dữ liệu ra nối ti ếp, ta l ấy  ở đầ u ra Q H. Còn muốn lấy dữ  liệu  ra song song, ta l ấy  ở đầu tất cả 8 đầu ra QA ­:­ QH ­ Khi đưa tín hiệu vào lối vào Clr  xuống mức tích cực thấp (L), mạch ghi   sẽ xóa hết dữ liệu bên trong  3. Thanh ghi d ịch song song­n ối ti ếp thu ận (4 bit).                  3.1. Thanh ghi c ấu trúc từ các phần tử FF 3.1.1. Sơ đồ cấu trúc Hình 11.4 : C ấu trúc mạch ghi d ịch song song/n ối ti ếp thu ận 4 bit dùng   D/FF ­ Mạch sử dụng 4 ph ần t ử D/FF đồ ng bộ. Mỗi một D/FF phụ trách ghi giữ  1 bit dữ li ệu ­ Cp : Lối vào cho xung đồng bộ (xung nh ịp) ­ Các cổng AND­1, AND­2 và OR tạo thành mạch nhập d ữ  li ệu theo hai   chế  độ  nối tiếp và song song, đượ c điều khiển bởi tín hiệu Vđk. Lối ra  của mạch đượ c đưa vào lối vào D của các D/FF ­ D (Data): Là lối vào đưa số  liệu, dữ li ệu ki ểu n ối ti ếp ­ P3, P2, P1, P0 : Là 4 lối vào đưa số  liệu, dữ li ệu ki ểu song song 157 ­ Vđk : Lối vào điều khiển chế  độ  nhập thông tin kiểu nối ti ếp hay song   song ­ Q3, Q2, Q1, Q0 : Là các lối ra cho s ố li ệu, d ữ li ệu. Trong đó + Muốn lấy ra n ối ti ếp thì lấy ở đầu ra Q3 + Muốn lấy ra song song thì lấy ở cả 4 đầu ra Q3, Q2, Q1, Q0 3.1.2. Ngun lý làm việc a. Chế độ ghi dịch n ối ti ếp ­ Cho Vđk  = 0. Mức 0 này đượ c đưa tới các cổng AND­2 ­­> Các cổng   AND­2 này bị  khóa ­­> Chặn các dữ  liệu tại các lối vào song song P 3, P2,  P1, P0. Các cổng AND­1 có mức logic1 ­­> Các cổng AND­1 này đượ c mở  thơng ­­> đầu ra của mạch s ẽ  theo d ữ li ệu c ủa đầ u vào cịn lại của cổng  AND­1 ­ Xung nh ịp Cp đượ c đưa vào đồng thời tất cả  các D/FF. Vì vậ y khi xung   nhịp đượ c đưa tới, các D/FF đều sẵn sàng làm việc để  tiếp nhận các dữ  liệu tại đầu vào để  chuyển tới lối ra c ủa nó ­ Giả thiết ban đầu chưa có dữ liệu nào đượ c ghi vào trong mạch ­ Đầu tiên, dữ  liệu D0 đượ c đưa vào thơng qua AND­1, OR cùng với xung  nhịp Cp th ứ nh ất ­­> d ữ li ệu D 0 đượ c ghi vào trong FF­1 và lấy ra ở Q ­ Tiếp theo, dữ li ệu D 1 đượ c đưa vào thông qua AND­1, OR cùng với xung  nhịp Cp thứ hai ­­> d ữ li ệu D 1 đượ c ghi vào trong FF­1 và lấy ra  ở Q 0, cịn  dữ liệu D0 thơng qua AND­1, OR ghi vào trong FF­2 và lấy ra ở Q 1.  ­ Tiếp theo, dữ li ệu D 2 đượ c đưa vào thơng qua AND­1, OR cùng với xung  nhịp Cp thứ  ba ­­> dữ li ệu D 2 đượ c ghi vào trong FF­1 và lấy ra   Q 0, cịn   liệu D1 thông qua AND­1, OR đượ c ghi vào trong FF­2 và lấy ra   Q 1.  Dữ liệu D0 thông qua AND­1, OR đượ c ghi vào trong FF­3 và lấy ra ở Q ­ Tiếp theo, dữ li ệu D 3 đượ c đưa vào thông qua AND­1, OR cùng với xung  nhịp Cp thứ  tư  ­­> dữ  li ệu D 3 đượ c ghi vào trong FF­1 và lấy ra   Q0, cịn   liệu D2 thơng qua AND­1, OR đượ c ghi vào trong FF­2 và lấy ra   Q 1.  Dữ  liệu D1 thơng qua AND­1, OR đượ c ghi vào trong FF­3 và lấy ra   Q 2.  Dữ liệu D0 thông qua AND­1, OR đượ c ghi vào trong FF­4 và lấy ra ở Q ­ Các dữ  liệu tiếp theo D 4, D5, ,D n tiếp tục đượ c đưa vào và cứ  sau  mỗi một xung nh ịp, các dữ  liệu đượ c ghi vào và dịch chuyển sang ph ải và  mất dần ở đầu ra Q3 b. Chế độ ghi dịch song song * Chế độ ghi dữ liệu: ­ Cho Vđk  = 1. Mức 1 này đượ c đưa tới các cổng AND­2 ­­> Các cổng   AND­2 này đượ c mở  thông ­­> Tiếp nhận các dữ  liệu tại các lố i vào song  158 song P3, P2, P1, P0 và chuyển qua c ổng OR để  đưa vào các D/FF. Trong khi  đó, các cổng AND­1 có mức logic0 ­­> Các cổng AND­1 này bị  khóa ­­>  Chặn các dữ liệu đưa vào ở chế độ  nối tiếp ­ Giả thiết ban đầu chưa có dữ liệu nào đượ c ghi vào trong mạch ­ Các dữ  liệu P 3, P2, P1, P0  đượ c đưa vào cùng một lúc   (nhập song song)  cùng với xung nhịp Cp, thông qua các mạch nhập dữ liệu để  ghi vào trong   các D/FF và lấy ra   các đầu ra Q 3, Q2, Q1, Q0  tươ ng  ứng ­­>   Q 3  = P3,  Q2 = P2, Q1 = P1, Q0 = P0  * Chế độ dịch dữ liệu: ­ Sau khi nh ập t ất c ả các dữ liệu P3, P2, P1, P0. Cần phải khóa lối vào song  song để  chặn các dữ  liệu khác xâm nhập vào và đồng thời để  chuẩn bị  điều kiện  cho  ch ế   độ   dịch chuyển  sang  ph ải các  dữ   liệu    đượ c  ghi.  Ngườ i ta cho V đk = 0. Mạch nh ập d ữ li ệu n ối ti ếp đã sẵn sàng ­ Cứ  sau mỗi một xung nh ịp, các dữ  liệu lại đượ c dịch chuyển sang ph ải   và mất dần vở  đầu ra Q 3. Trong quá trình dịch chuy ển d ữ  li ệu này, tránh  đưa dữ liệu từ ngoài vào tại D ­ Bảng chân lý: Và Ra o Ch Son ọn  Nối  g  Q0 Q1 Q2 chế  tiếp son độ  ( D  g ( Vđ Xun ) P P1 P P3 g  k  ) nhị0 x x x x x Q0A Q1B Q3Q2C Q3D p   (  x x x x x Q0A Q1B Q2C Q3D Cp  x x x x x Q0A Q1B Q2C Q3D ) 1 x x x x x Q0A Q1B Q2C Q3D D0 x x x x D0 Q0A Q1B Q2C x D0 D1 D2 D3 D0 D1 D2 D3 3.2. Thanh ghi c ấu trúc bằng IC 3.2.1 Cấu trúc IC ghi d ịch 4 bit 7495 159 Hình 11.5 : C ấu trúc IC ghi d ịch 4 bit – 7495 ­ Serial input : Là lối vào cho dữ li ệu ki ểu n ối ti ếp ­ A, B, C, D :  Là 4 lối vào cho dữ li ệu ki ểu song song ­ Qa, Qb, Qc, Qd : Là các lối ra cho d ữ li ệu. Trong đó + Muốn lấy dữ li ệu ra ki ểu n ối ti ếp thì lấy ở đầ u ra Qd + Muốn lấy dữ li ệu ra ki ểu song song thì lấy ở cả 4 đầ u ra Qa, Qb, Qc, Qd ­ Mode control : L ối vào lựa chọn ch ế độ nhập dữ liệu ki ểu song song hay   nối tiếp + Mode control = H : Ch ế độ nhập dữ liệu song song + Mode control = L : Ch ế độ nhập dữ liệu n ối ti ếp ­ Clock/R shift : L ối vào xung nh ịp dành cho chế độ dịch phải ­ Clock/L shift (Load) : L ối vào xung nhịp dành cho chế độ  dịch trái và cho   phép nhập dữ  liệu song song. V ới ch ế độ  dịch trái này, cần phải đấ u nố i  cho mạch theo ch ế độ riêng (sẽ đề cập ở phần sau) 3.2.2 Sơ đồ tổng quát, nguyên lý làm việc Hình 11.6 : Sơ đồ tổng quát mạch ghi d ịch n ối ti ếp­song song thu ận 4 bit   dùng 7495 a. Chế độ ghi dịch n ối ti ếp thu ận  (dịch phải) 160 ­ Đưa lối vào Mode control xu ống m ức điện áp thấp (L) để  chọn chế  độ  nhập dữ liệu n ối ti ếp ­   Đưa     liệu     bit     bit   m ột   vào     lối   vào   Serial   input   (D 0,  D1, ,Dn) ­ Mỗi lần đưa 1 bit dữ  liệu, ta kích thích 1 sườ n xung âm tại lối vào R  shift ­ Bit dữ  liệu đầu tiên D0 đượ c nhập vào và lấy ra tại Q A. Bit thứ  hai (D 1)  đượ c nhập vào và lấy ra tại Q A, còn bit D 0 đượ c dịch sang Q B. Cứ như vậy  các bit dữ  liệu  đượ c nhập và dịch chuyển sang phải sau m ỗi m ột xung   nhịp   ( tại thời điểm sườ n sau xung)  và mất dần tại đầu ra QD b. Chế độ ghi dịch song song thu ận * Chế độ ghi: ­ Đưa lối vào Mode control lên mức điện áp cao (H) để  chọn chế  độ  nhập  dữ liệu song song ­ Đưa cùng một lúc 4 bit dữ li ệu a, b, c, d vào tại các lối vào A, B, C, D ­ Kích thích 1 sườ n âm xung tại lối vào Load, sau th ời điểm kích thích các    liệu a, b, c, d đã đượ c nhập vào và lấy ra tại các lối ra Q a, Qb, Qc, Qd  tươ ng ứng * Chế độ dịch: ­ Đưa lối vào Mode control xu ống m ức điện áp thấp (L) để  khóa lố i vào  dữ liệu song song ­ Kích thích lần lượ t các sườ n âm của xung, sau mỗi l ần kích thích các dữ  liệu lần lượ t dịch sang ph ải (d ịch thu ận) và mất dần vtaij đầ u ra Q d Đánh giá kết quả Mục tiêu Nội dung Điểm Phân   tích   đượ c  nguyên   lí   hoạt   động   và  Kiến thức bảng chân lý của các mạch ghi d ịch c ơ b ản Lắp ráp, kiểm tra đượ c sự  hoạt độ ng  ứng  Kỹ năng dụng của mạch ghi d ịch dùng IC đúng chức  ­   Chủ   động,   sáng   tạo       trình   học  tập Thái độ ­ Đảm bảo an toàn cho ng ười và thiết bị ­ Tổ chức nơi làm việc khoa h ọc, g ọn gàng 161 ...                                                                                  Bùi Văn Vinh  MỤC LỤC GIÁO TRÌNH MƠ? ?ĐUN Tên mơ? ?đun: ? ?Kỹ? ?Thuật? ?Xung? ?–? ?Số  Mã mơ? ?đun:  MĐ 15 *Vị trí,? ?tính? ?chất,ý nghĩa và vai trị của mơ? ?đun: ­ Vị trí:  + Mơ? ?đun? ?được bố trí sau các mơn học chung. ... thơng số cơ bản của xung: Chu k ỳ? ?xung,? ?độ  rộng? ?xung,? ?độ  nghỉ ? ?xung,? ?biên  độ? ?xung và? ?tính? ?tần số xung Đánh giá kết quả 11 Mục tiêu Kiến thức Kỹ? ?năng Thái? ?độ   Nội dung Phân   tích   đượ c  nguyên   lí   hoạt   động  ... ng trong? ?kỹ? ? thuật *? ?Kỹ? ?năng: 12 ­ Lắp? ?ráp,? ?sửa? ?chữa,  đo kiểm đượ c các mạch đa hài tự dao? ?độ ng đúng yêu   cầu? ?kỹ? ?thuật * Thái? ?độ: ­ Chủ động, sáng tạo trong quá? ?trình? ?học tập Nội dung: