Thiết kế và mô phỏng mạch lọc siêu cao tần sử dụng cấu trúc dgs

621.3815 TRƯỜNG ĐẠI HỌC VINH KHOA ĐIỆN TỬ VIỄN THÔNG đồ án tốt nghiệp đại học Đề tài: THIT K VÀ MÔ PHỎNG MẠCH LỌC SIÊU CAO TẦN SỬ DỤNG CẤU TRÚC DGS n d n : ThS NGUYỄN THỊ KIM THU n v nt c p n : ĐẶNG QUANG ĐẠT : 50K1 - ĐTVT Mã số s n v n : 0951083551 NGHỆ AN - 2014 MỤC LỤC Trang LỜI NÓI ĐẦU iii TÓM TẮT NỘI DUNG iv DANH MỤC CÁC BẢNG BIỂU v DANH MỤC CÁC HÌNH vi DANH MỤC CHỮ VIẾT TẮT .viii DANH MỤC CHỮ VIẾT TẮT .viii Chương BỘ LỌC TẦN SỐ 1.1 Khái niệm lọc tần số 1.2 Sự phát triển mạch lọc tần số .3 1.3 Phân loại lọc 1.3.1 Bộ lọc thông thấp LPF (Low Pass Filter) 1.3.2 Bộ lọc thông cao HPF (High Pass Filter) 1.3.3 Bộ lọc thông dải BPF (Band Pass Filter) 1.3.4 Bộ lọc chắn dải BSF (Band Stop Filter) .6 1.4 Mạch lọc cao tần .7 1.5 Hướng nghiên cứu 1.6 Lựa chọn phương pháp thiết kế 1.7 Tổng kết chương Chương LÝ THUYẾT PHÂN TÍCH THIẾT KẾ MẠCH LỌC SIÊU CAO TẦN 10 2.1 Sơ lược mạng siêu cao tần 10 2.2 Phân tích mạch lọc siêu cao tần 11 2.2.1 Các tham số mạng siêu cao tần 11 2.2.2 Bộ lọc thông thấp .16 2.2.3 Bộ lọc thông cao .18 2.2.4 Mạch lọc thông dải 20 2.3 Anten vi dải .23 2.3.1 Giới thiệu chung anten vi dải 23 2.3.2 Các hình dạng anten vi dải .24 i 2.3.3 Lý thuyết đường truyền vi dải 25 2.3.4 Các kỹ thuật cấp nguồn cho anten vi dải (feed method) 27 2.4 Cấu trúc DGS 31 2.4.1 Khái niệm 31 2.4.2 Cấu trúc đặc tính dẫn truyền 31 2.4.3 Cấu trúc DGS đơn 33 2.4.4 DGS chu kỳ 34 2.5 Công nghệ băng thông siêu rộng Ultra Wideband 35 2.5.1 Lịch sử công nghệ băng thông siêu rộng 35 2.5.2 Đặc điểm cơng nghệ băng thông siêu rộng 36 2.5.3 So sánh cơng nghệ truyền thơng wireless có 39 2.5.4 Các ứng dụng công nghệ UWB 41 2.6 Tổng kết chương 42 Chương THIẾT KẾ VÀ MÔ PHỎNG MẠCH LỌC SIÊU CAO TẦN SỬ DỤNG CẤU TRÚC DGS 43 3.1 Sơ lược phần mềm HFSS 43 3.2 Quy trình thiết kế 44 3.3 Thiết kế lọc thông thấp sử dụng cấu trúc DGS 45 3.3.1 Mạch tương đương DGS 45 3.3.2 Chọn cấu trúc DGS thông số thiết kế 46 3.3.3 Kết mô 49 3.4 Thiết kế lọc thông dải dải rộng 51 3.4.1 Bài toán thiết kế 51 3.4.2 Thiết kế mạch lọc thông dải UWB sử dụng đưởng truyền vi dải 51 3.4.3 Thiết kế mạch lọc thông dải UWB sử dụng cấu trúc DGS 56 3.4.4 Mô phần mềm HFSS 59 3.4.5 Kết thảo luận 59 KẾT LUẬN 61 TÀI LIỆU THAM KHẢO 62 ii LỜI NÓI ĐẦU Trên giới, việc nghiên cứu lọc thu nhiều kết Có nhiều cơng trình nghiên cứu thiết kế lọc Tuy nhiên, nước ta nghiên cứu thực tế việc thiết kế chế tạo mạch lọc Bộ lọc tần số đóng vai trị quan trọng hệ thống thơng tin sóng điện từ, thời đại nay, công nghệ không dây phát triển cách nhanh chóng Phổ tần số sóng điện từ nguồn tài nguyên có hạn phải chia sẻ Bộ lọc có nhiệm vụ phân tách kết hợp tần số khác Yêu cầu quan trọng việc thiết kế lọc tần số khả chống nhiễu tín hiệu có tần số khác Những tiến gần công nghệ vật liệu, bao gồm vật liệu siêu dẫn nhiệt độ cao (High-temperature Superconductors - HTS), mạch tích hợp đơn tinh thể cao tần (Monolithic Microwave Integrated Circuits - MMIC), hệ vi điện (MEMS) trở thành động lực mạnh mẽ thúc đẩy việc nghiên cứu cấu trúc lọc vi dải (microstrip) dạng lọc khác cho ứng dụng cao tần Bên cạnh đó, với giúp sức công cụ hỗ trợ thiết kế máy tính , chẳng hạn phần mềm thiết kế mô trường điện từ (HFSS) tạo nên cách mạng lĩnh vực phân tích thiết kế mạch cao tần Chính vai trò quan trọng lọc tần số kiến thức học trường, em chọn đề tài “Thiết kế mô mạch lọc siêu cao tần sử dụng cấu trúc DGS” Trong q trình xây dựng đồ án khó tránh sai sót, mong q thầy bạn đóng góp ý kiến để đồ án hồn thiện Xin trân trọng cảm ơn thầy cô giáo khoa Điện Tử Viễn Thông trường Đại học Vinh giúp đỡ suốt thời gian học tập hồn thành chương trình đào tạo Nghệ An, tháng 01 năm 2014 Sinh viên Đặng Quang Đạt iii TÓM TẮT NỘI DUNG Đồ án tập trung thiết kế mô mạch lọc siêu cao tần sử dụng cấu trúc DGS hoạt động dải tần từ 3,1 Ghz đến 11 Ghz Đầu tiên nghiên cứu ảnh hưởng cấu trúc DGS đến lọc thông thấp Tiếp theo thiết kế mạch lọc thông dải UWB sử dụng đưởng truyền vi dải mạch lọc thông dải UWB sử dụng cấu trúc DGS Dựa vào kết đó, só sánh đánh giá phương pháp thực ABSTRACT The thesis focuses a design and simulation of ultra high frequency filter circuit using Defected Ground Structure (DGS) filter operating that from 3,1 Ghz to 11 Ghz Firstly, to thesis shows the effect of the Defected Ground Structure on low-pass filter Secondly, design of Ultra WideBand filter uses micro-trip line and Untral Wide Band filter the Defected Ground Structure Based on thesis results, the comparison and evaluation the above design methods are implemented iv DANH MỤC CÁC BẢNG BIỂU Trang Bảng 2.1 Bảng so sánh tham số công nghệ UWB tương ứng với tiêu chuẩn truyền thông khác 40 Bảng 3.1 Các thông số mạch lọc thông dải 54 Bảng 3.2 Các thông số mạch lọc thông dải DGS 58 v DANH MỤC CÁC HÌNH Trang Hình 1.1 Bốn loại lọc Hình 1.2 Sơ đồ khối máy thu phát vô tuyến song công Hình 1.3 Bộ lọc thơng thấp lý tưởng Hình 1.4 Bộ lọc thơng cao lý tưởng Hình 1.5 Bộ lọc thơng dải lý tưởng Hình 1.6 Bộ lọc chắn dải lý tưởng Hình 2.1 Phổ tần số sóng điện từ cao tần 10 Hình 2.2 Mạng cao tần hai cửa (bốn cực) 11 Hình 2.3 Mạng hai cửa nối tầng mạng hai cửa tương đương 15 Hình 2.4 Sơ đồ mạch lọc hai cửa với hệ số truyền đạt hệ số phản xạ 16 Hình 2.5 Đáp ứng tần mạch lọc thông thấp bậc 17 Hình 2.6 Mạch lọc thơng thấp dạng bậc thang với linh kiện tham số tập trung 17 Hình 2.7 Sơ đồ mạch lọc thơng dải hình bậc thang 19 Hình 2.8 Đồ thị tổn hao xen theo tần số mạch lọc thơng dải 19 Hình 2.9 Sơ đồ khối biến đổi trở kháng (a) biến đổi dẫn nạp (b) 20 Hình 2.10 Biến đổi tương đương sử dụng biến đổi 21 Hình 2.11 Mạch lọc thông dải sử dụng biến đổi trở kháng 22 Hình 2.12 Mạch lọc thơng dải sử dụng biến đổi dẫn nạp 22 Hình 2.13 Anten vi dải 23 Hình 2.14 Các dạng anten vi dải thơng dụng 24 Hình 2.15 Đường truyền vi dải 26 Hình 2.16 Cấp nguồn dùng đường truyền vi dải 28 Hình 2.17 Cấp nguồn dùng cáp đồng trục 29 Hình 2.18 Cấp nguồn dùng phương pháp ghép khe - Aperture coupled 29 Hình 2.19 Cấp nguồn dùng phương pháp ghép gần - Proximity Coupled 30 Hình 2.20 Hình dạng mặt phẳng đế DGS 31 Hình 2.21 Cấu trúc DGS 32 Hình 2.22 Hệ số truyền đạt phản xạ cấu trúc DGS 32 Hình 2.23 Các hình dạng cấu trúc DGS khác 33 vi Hình 2.24 Cấu trúc DGS chu kỳ 34 Hình 2.25 Tổng quan cơng nghệ băng thơng siêu rộng 37 Hình 2.26 Mặt nạ phổ công suất cho UWB nhà 38 Hình 2.27 Mặt nạ phổ cơng suất cho UWB ngồi trời 38 Hình 2.28 Phân chia dải tần UWB 39 Hình 2.29 So sánh khoảng cách tương tác tốc độ truyền liệu 39 Hình 2.30 So sánh độ rộng băng tần mật độ phổ cơng suất 40 Hình 3.1 Mô cấu trúc mạch lọc 44 Hình 3.2 Cấu trúc mạch lọc đặt vùng xạ 45 Hình 3.3 Kết kiểm tra lỗi 45 Hình 3.4 Sơ đồ tương đương lọc thơng thấp DGS 45 Hình 3.5 Bộ lọc thông thấp DGS HFSS 46 Hình 3.6 Cấu trúc DGS có miền ăn mịn a,b khe (g) 47 Hình 3.7 Cấu trúc DGS với độ rộng khe (g) = 1.2mm 48 Hình 3.8 Cấu trúc DGS với a=b=6.2 mm (g) biên 48 Hình 3.9 Tần số làm việc tần số cắt thay đổi vị trí khe (g) 49 Hình 3.10 Tần số làm việc tần số cắt thay đổi độ rộng khe (g) 50 Hình 3.11 Tần số làm việc tần số cắt thay đổi giá trị a dần đến b 50 Hình 3.12 Cấu trúc đường truyền vi dải 52 Hình 3.13 Cấu trúc mạch lọc thơng thấp 52 Hình 3.14 Cấu trúc hình học mạch lọc thơng cao 53 Hình 3.15 Cấu trúc mạch lọc thông cao thiết kế mạch lọc thơng dải 54 Hình 3.16 Cấu trúc hình học mạch lọc thơng dải 54 Hình 3.17 Đáp ứng tần số mạch lọc 55 Hình 3.18 Hình dạng mặt phẳng đế DGS 56 Hình 3.19 Cấu trúc mạch lọc thông thấp LPF 57 Hình 3.20 Nguyên tắc thiết kế mạch lọc thông dải vi dải cấu trúc DGS 57 Hình 3.21 Cấu trúc hình học mạch lọc thông dải UWB cấu trúc DGS 58 Hình 3.22 Mơ cấu trúc mạch lọc 59 Hình 3.23 Đáp ứng tần số mạch lọc cấu trúc DGS 59 Hình 3.24 So sánh đáp ứng tần số hai phương pháp thiết kế 60 vii DANH MỤC CHỮ VIẾT TẮT BPF Band-pass filter Bộ lọc thồng dải BSF Band-stop filter Bộ lọc chắn dải BW Band with Băng thơng DGS Defected Ground Structure Cấu trúc đào mặt đất DR Direct sequency Trải phổ chuỗi trực tiếp EIRP Equivalent isotropically radiated Năng lượng xạ đẳng power hướng Federal Communications Hội đồng truyền thông liên Commission bang Mỹ Finite Difference Time Domain Phương pháp vi sai hữu hạn FCC FDTD miền thời gian FEM Finite Difference Time Domain Phương pháp phần tử hữu hạn Ansoft High Frequency Structure Phần mềm mô cấu Simulator trúc tần số Ansoft Horizontal Periodic Defected DGS chu kỳ theo chiều Ground Structure ngang HPS High-pass filter Bộ lọc chắn dải IEEE Intitute of Electrical and Viện Kỹ sư điện điện tử HFSS HPDGS Electronics Engineers IF Intermediate frequency Bộ khuếch đại trung tần LO local oscillator Bộ dao động nội LPF Low-pass filter Bộ lọc thông thấp MB Multiband Xử lý tín hiệu đa băng MB-UWB Multi Band-UWB UWB đa băng MoM Method of Moments Phương pháp Moments MTA Microstrip Traveling - Wave Antennas NB Narrowband Băng hẹp viii Orthogonal Frequency Division ghép kênh phân chia theo tần Multiplexing số trực giao PBG Photonic bandgap Khoảng trống băng quang RF Radio Frequency Tần số vô tuyến SNR Signal to Noise Ratio Tỷ lệ tín hiệu tạp âm SPICE Simulation Program With Chương trình mơ với Integrated Cỉcuit Emphais vi mạch tập trung SS Spread Spectrum Trải phổ SWR Signal Wave Radio Tỷ số sóng đứng UWB Ultra WideBand Băng thông cực rộng VPDGS Vertical Periodic Defected Ground DGS chu kỳ theo chiều dọc OFDM Structure WLAN Wireless Local Area Network Mạng cục không dây WPAN Wireless Personnal Area Network Mạng khơng dây cá nhân ix Hình 3.7 Cấu trúc DGS với độ rộng khe (g) = 1.2mm c Bài tốn Trong phần tơi nghiên cứu lọc thơng thấp DGS có cấu trúc đơn giản vùng ăn mịn (a, b) có kích thước a = 4.15mm , b = 6.2 mm khe g = 0.5 mm nằm biên bề rộng w = 1.2 mm thay đổi giá trị a = 4.15 mm tới a = 6.2 mm với a = b = 6.2 mm g = 0.5mm (g) biên Yêu cầu khảo sát ảnh hưởng vùng ăn mòn đến tần số làm việc tần số cắt lọc Hình 3.8 Cấu trúc DGS với a=b=6.2 mm (g) biên 48 3.3.3 Kết mô a K ảo sát ản ởn v c dịc c uyển k e ( ) đến tần số cắt tần số làm v c lọc Để khảo sát ảnh hưởng việc dịch chuyển khe (g) từ vị trí biên đến vị trí trung tâm ta tiến hành mô khảo sát hệ số tổn hao (S11,S21) với vị trí (g) khác Tại vị trí g ta thu đồ thị hệ số tổn hao phụ thuộc tần số, hình 3.9 số đồ thị hệ số tổn hao vị trí khác g (từ g1 đến g7) Từ hình 3.9 ta thấy g dịch chuyển đến vị trí trung tâm tần số cắt tần số làm việc lọc tăng gần tuyến tính Vậy để điều chỉnh tần số lọc ta điều chỉnh vị trí khe g cho phù hợp với yêu cầu thiết kế Hình 3.9 Tần số làm việc tần số cắt thay đổi vị trí khe (g) b K ảo sát s ản ởn độ rộn k e ( ) đến tần số cắt tần số làm v c Để khảo sát ảnh hưởng độ rộng khe (g) đến tần số làm việc tần số cắt lọc, ta tiến hành mô khảo sát hệ số tổn hao (S11, S21) với giá trị (g) khác Tại vị trí g ta thu đồ thị hệ số tổn hao phụ thuộc tần số, hình 3.10 số đồ thị hệ số tồn hao giá trị khác g Từ hình 3.10 ta thấy g tăng tần số cắt tần số làm việc lọc tăng gần tuyến tính 49 Hình 3.10 Tần số làm việc tần số cắt thay đổi độ rộng khe (g) c K ảo sát s ản ởn vùn ăn mòn đến tần số làm v c tần số cắt lọc Để khảo sát ảnh hưởng vùng ăn mòn đến tần số làm việc tần số cắt lọc, ta tiến hành mô khảo sát hệ số tổn hao (S11, S21) với cac giá trị a khác nhau, a thay đổi dần đến giá trị b Tại giá trị a tăng dần ta thu đồ thị hệ số tổn hao phụ thuộc tần số, hình 3.11 số đồ thị hệ số tổn hao giá trị khác a tăng dần đến b Từ hình 3.11 ta thấy, a = b tăng tần số cắt, tần số làm việc lọc giảm gần tuyến tính Vậy ta điều chỉnh tần số làm việc lọc thông qua độ rộng mặt xạ a b Hình 3.11 Tần số làm việc tần số cắt thay đổi giá trị a dần đến b 50 3.4 Thiết kế lọc thông dải dải rộng Để thiết kế lọc thông dải dải rộng phần lựa chọn hai phương pháp thiết kế: sử dụng đường truyền vi dải sử dụng cấu trúc DGS Kết thiết kế đưa kết luận đánh giá ưu, nhược điểm phương pháp 3.4.1 Bài tốn thiết kế Thiết kế mạch lọc thơng dải có băng thơng siêu rộng thường ứng dụng hệ thống truyền thông không dây, sử dụng cơng nghệ đường truyền vi dải với đặc tính sau:  Dải thông từ GHz đến 10 GHz  Trở kháng đặc tính Z0  50  Được chế tạo chất có điện mơi  r  2.2 , chiều dày lớp điện môi h = 0.6 mm  Hệ số tổn hao -15dB phạm vi băng thông mạch lọc  Ở tần số trung tâm có tỷ số FBW (Fractional Bandwidth) lớn 100% Trong FBW định nghĩa tỷ số băng thông tần số trung tâm: FBW  f c  f c1 % f0 3.4.2 Thiết kế mạch lọc thông dải UWB sử dụn đ ởng truyền vi dải a T ết kế đ n truyền v dả Với tốn ta có trở kháng đặc tính Z0  50 , dựa theo công thức lọc thông dải BPF:  1 H     0  0    c1  c     c1    c Ta tính độ rộng đường truyền vi dải sau:    1  w 2 0.61     B   ln  B  1  r  ln  B  1  0.39   h   2 r   r    51 Với B  377  7.98 2Z  r  w  1.833 mm Hình 3.12 Cấu trúc đường truyền vi dải b Các t ôn số mạc lọc t ôn t ấp Cấu trúc mạch lọc thông thấp sơ đồ tương đương mạch lọc thơng thấp (a) (b) Hình 3.13 Cấu trúc mạch lọc thông thấp a) Mạch lọc thông thấp; b) Sơ đồ tương đương LC Mạch lọc thông thông gồm thành phần chính: trở kháng cao ( Whi ) trở kháng thấp ( W lo )  Đối với phần trở kháng cao, thành phần chiều dài L tính theo cơng thức: L  L   sin 1  k  2  Whi  (3.1) 52 Trong đó:   2 f0  2.3,14.10.109  6, 28.1010  c f0  r  3.108 = 0.01 mm 2.10.109 2.2 Whi  130 L0k giá trị điện cảm cuộn cảm Lần lượt thay L01 =0.019 nH, L03 = 0.035 nH, L05 =0.051 nH vào công thức (3.1) ta kích thước phần trở kháng cao mạch lọc thơng thấp sau: L1 = 0.85 mm, L3 = 1.54 mm, L5 = 2.27 mm  Đối với phần trở kháng thấp, thành phần chiều dài L tính theo công thức: L  sin 1 C0 k Wlo 2 (3.2) Trong đó:   2 f0  2.3,14.10.109  6, 28.1010  c f0  r  3.108 = 0.01 mm 2.10.109 2.2 Wlo  30 Cok giá trị điện dung tụ điện Lần lượt thay C02 =0.019 pF, C04 = 0.02 pF vào cơng thức (3.2) ta kích thước phần trở kháng thấp mạch lọc thông thấp sau: L2 = 3.22 mm, L4 = 3.39 mm c Các t ôn số mạc lọc t ôn cao Hình 3.14 Cấu trúc hình học mạch lọc thơng cao 53 Trong thiết kế mạch lọc thơng dải tốn này, mạch lọc thông cao ghép lồng vào với mạch lọc thơng thấp, dùng chung đường truyền vi dải nên ta quan tâm tới chiều cao cột ngắn mạch Lstub  g Hình 3.15 Cấu trúc mạch lọc thông cao thiết kế mạch lọc thơng dải Trong đó: g  c f0  r , với f =7.1 GHz tần số trung tâm Ta tính Lstub = 3.45 mm d Các t ôn số mạc lọc t ôn dả Các thông số mạch lọc thông dải UWB có kích thước 30  29.41 (mm) đế điện mơi  r  2, tính bảng 3.1 Bảng 3.1 Các thông số mạch lọc thông dải Thông số L1 L2 L3 L4 L5 Lstub Kích thước(mm) 0.85 3.22 1.54 3.39 2.27 3.45 Hình 3.16 Cấu trúc hình học mạch lọc thơng dải 54 e Kết t ảo luận Hình 3.17 Đáp ứng tần số mạch lọc  Mạch thiết kế có dải thơng từ 3.4 GHz đến 10.8 GHz, nằm dải thông yêu cầu  Hệ số tổn hao RL < -15 dB phạm vi băng thông mạch lọc (từ 3.4 Ghz đến 10.8 GHz)  Tỷ số FBW tần số trung tâm: FBW  f  f1 = 104% > 100% fc Trong đó, f1 = 3.4 GHz tần số cắt f = 10.8 GHz tần số cắt f c = 7.1 GHz tần số trung tâm Tuy nhiên mạch số hạn chế như:  Dải thơng cịn hẹp, tần số cắt 3.4 Ghz cao tần số yêu cầu 3.1GHz  Hệ số tổn hao cao  Hoạt động dải chắn chưa tốt Trên sở kết đạt hạn chế nêu trên, xin đề xuất phương pháp cải tiến thiết kế mạch lọc thơng dải UWB cấu trúc DGS 55 3.4.3 Thiết kế mạch lọc thông dải UWB sử dụng cấu trúc DGS Các đặc tính DGS khe (g) cộng hưởng hay vùng ăn mòn (a,b) mặt phẳng đế, đặt trực tiếp cấp nguồn khớp nối Dễ dàng thay đồi giá trị điện dung (C) cảm kháng (L) thơng qua việc thay đổi diện tích vùng ăn mịn, bề rộng khe hình số cấu trúc DGS sử dụng Mỗi cấu trúc khác có sơ đồ tương đương tỷ lệ L - C khác nhau, khả phối hợp, khả đáp ứng thông số điện khác Mỗi người thiết kế chọn cấu trúc phù hợp cho ứng dụng cụ thể Cấu trúc DGS khơng tăng đáng kể đặc tính trở kháng đường cấp nguồn mà cịn cải thiện hiệu suất chắn dải cách loại trừ dải tần cao cho phép thông dải kết cho thấy lọc với cấu trúc DGS nhỏ hiệu lọc vi dải thông thường Các thông số thiết kế cấu trúc DGS (a,b,w g) Hình 3.18 Hình dạng mặt phẳng đế DGS a uy n tắc t ết kế Cũng tương tự mạch lọc thông dải vi dải, mạch lọc thông dải cấu trúc DGS thiết kế gồm mạch lọc thông thấp LPF cấu trúc DGS mạch lọc thông cao HPF gồm đoạn ngắn mạch bước sóng để đạt băng thông siêu rộng Nhưng đây, mạch lọc thông thấp LPF thiết kế sử dụng cấu trúc DGS 56 (a) (b) Hình 3.19 Cấu trúc mạch lọc thông thấp LPF a Mạch lọc thông thấp bậc trở kháng liên tục b Mạch lọc thông thấp sử dụng cấu trúc DGS Mạch lọc LPF cấu trúc DGS Mạch lọc HPF Mạch lọc BPF ghép trực tiếp Mạch lọc BPF vi dải kết hợp cấu trúc DGS Hình 3.20 Ngun tắc thiết kế mạch lọc thơng dải vi dải cấu trúc DGS 57 b Các t ôn số t ết kế Bảng 3.2 Các thông số mạch lọc thông dải DGS Mặt D0,1 D1,2 D3,4 D4,5 Stub1 Stub2 Stub3 Stub4 Dài (mm) 1.16 2.38 2.52 2.38 1.16 6.66 6.59 6.59 6.66 Rộng (mm) 2.55 2.55 2.55 2.55 2.55 0.44 0.63 0.44 0.63 Mặt Slot1 Slot2 Slot3 Slot4 Dài (mm) L1 = 2.1 L2 =2 45 L3 = 2.45 L4 = 2.1 Rộng (mm) Ws = 3.8 Ws = 3.8 Ws = 3.8 Ws = 3.8 D2,3 Kích thước 18  25.54 (mm) Hình 3.21 Cấu trúc hình học mạch lọc thơng dải UWB cấu trúc DGS 58 3.4.4 Mô phần mềm HFSS Cấu trúc mạch lọc thông dải UWB cấu trúc DGS mô phần mềm HFSS sau: (a) (b) Hình 3.22 Mơ cấu trúc mạch lọc a Mặt trên; b Mặt 3.4.5 Kết thảo luận Hình 3.23 Đáp ứng tần số mạch lọc cấu trúc DGS  Mạch thiết kế có dải thông từ 3.1 GHz đến 11 GHz  Hệ số tổn hao -25 dB phạm vi dải thông  Tỷ số FBW đạt 112 % 59 Hình 3.24 So sánh đáp ứng tần số hai phương pháp thiết kế Dựa vào kết so sánh ta rút nhận xét mạch lọc thơng dải UWB sử dụng cấu trúc DGS có nhiều ưu điểm mạch lọc thông dải vi dải UWB:  Dải thông rộng  Hệ số tổn hao dải thông nhỏ nhiều  Hoạt động dải chắn tốt  Tỷ số FBW lớn  Mạch thiết kế có diện tích nhỏ 60 KẾT LUẬN Sau thời gian nghiên cứu, tìm tịi sư tận tình hướng dẫn ThS Nguyễn Thị Kim Thu đồ án tốt nghiệp đề tài “Thiết kế mô mạch lọc siêu cao tần sử dụng cấu trúc DGS” hoàn thành Qua việc nghiên cứu, thiết kế giúp em hiểu thêm nhiều kiến thức thực tế mạch lọc mà việc học lý thuyết lớp khơng có được, ngồi cịn giúp em sử dụng thành thạo phần mềm HFSS để phục vụ cho công việc nghiên cứu sau Mặc dù cố gắng vào việc thực đồ án khơng thể khơng có sai sót trình thực em xin nhận lời góp ý bổ sung cho đồ án hoàn thiện Em xin chân thành cảm ơn ! 61 TÀI LIỆU THAM KHẢO [1] Jia-Sheng Hong, M.J Lancaster, Microstrip Filters for RF/Microwave Applications, John Wiley & Sons, 2001 [2] David M Pozar, Microwave Engineering, Second Edition, John Wiley & Sons, 1998 [3] Kai Chang, Lung-Hwa Hsieh, Microwave Ring Circuit and Related Structures, Second Edition, Wiley-Interscience, John Wiley & Sons, Inc., Publication, 2004 [4] Lung-Hwa Hsieh and Kai Chang, “Compact, Low Insertion-Loss, SharpRejection, and Wide-Band Microstrip Bandpass Filters”, IEEE Transactions On Microwave Theory and Techniques, Vol 51, No 4, pp 1241-1246, April 2003 [5] Sheng Sun and Lei Zhu, “Wideband Microstrip Ring Resonator Bandpass Filters Under Multiple Resonances”, IEEE Transactions On Microwave Theory and Techniques, Vol 55, No 10, pp 2176-2182, October 2007 [6] Sheng Sun and Lei Zhu, "Wideband microstrip ring resonator bandpass filter with asymmetrically-loaded stubs," in Asia-Pacific Microwave Conf (APMC'08), December 16-20, 2008 [7] M Makimoto, S Yamashita, Microwave Resonators and Filters for Wireless Communication: Theory, Design and Application, Springer-Verlag Berlin Heidelberg, 2001 [8] Phạm Minh Việt, Kỹ thuật siêu cao tần, Nhà xuất Khoa học Kỹ thuật, 2002 [9] Reinhold Ludwig, Pavel Bretchko, RF Circuit Design - Theory and Applications, Prentice Hall, 2000 [10] Allen Taflove and Susan C Hagness, Computational Electrodynamics: The Finite-Difference Time-Domain Method, Artech House, 2nd ed., MA 2000 [11] Phan Anh, Lý thuyết kỹ thuật anten, NXB Khoa học kỹ thuật, Hà Nội, 2007 62 ... trung thiết kế mô mạch lọc siêu cao tần sử dụng cấu trúc DGS hoạt động dải tần từ 3,1 Ghz đến 11 Ghz Đầu tiên nghiên cứu ảnh hưởng cấu trúc DGS đến lọc thông thấp Tiếp theo thiết kế mạch lọc thông... mạng lĩnh vực phân tích thiết kế mạch cao tần Chính vai trị quan trọng lọc tần số kiến thức học trường, em chọn đề tài ? ?Thiết kế mô mạch lọc siêu cao tần sử dụng cấu trúc DGS? ?? Trong q trình xây... trình thiết kế 44 3.3 Thiết kế lọc thông thấp sử dụng cấu trúc DGS 45 3.3.1 Mạch tương đương DGS 45 3.3.2 Chọn cấu trúc DGS thông số thiết kế 46 3.3.3 Kết mô