Đang tải... (xem toàn văn)
Môn học này nhằm cung cấp cho sinh viên một cái nhìn tổng quát về lĩnh vực công nghệ, qui trình thiết kế vi mạch nói chung và thiết kế vi mạch số nói riêng. Thông qua môn học, sinh viên có khả năng phối hợp các cổng logic, sử dụng ngôn ngữ Verilog, viết testbench mô phỏng và kiểm tra hoạt thiết kế từ đơn giản đến phức tạp. Môn học cũng giúp sinh viên sử dụng phần mềm để thiết kế, mô phỏng, tối ưu, tổng hợp mạch, layout, kiểm tra timing của thiết kế.
1 Cổng NAND • Sơ đồ ngun lý • Mơ • Symbol =>>Từ kết mơ với trạng thái hoạt động cổng NAND Cổng OR • Sơ đồ nguyên lý • Mô • Symbol =>> Từ kết mô với trạng thái hoạt động cổng OR Cổng XOR • Sơ đồ ngun lý • Mơ • Symbol =>> Từ kết mô với trạng thái hoạt động cổng XOR Cổng NOT • Sơ đồ nguyên lý • Mơ • Symbol =>> Từ kết mô với trạng thái hoạt động cổng NOT Cổng AND • Sơ đồ nguyên lý • Mô =>> Từ kết mô với trạng thái hoạt động cổng AND MUX2-1 • Sơ đồ ngun lý • Mơ =>> Từ kết mô phỏng, với trạng thái hoạt động Bộ đếm lên 4BIT 13 Mạch trừ số 4BIT • Sơ đồ nguyên lý • Mô =>> Từ kết mô phỏng, với trạng thái hoạt động Mạch trừ số 4BIT A=1001; B=0101 Ta lấy A-B= S(0100) 14 • Mạch đếm lên/ đếm xuống bit Sơ đồ ngun lý • • Mơ đếm lên U/D= Mô đếm xuống U/D=1 15 Đếm lên/ xuống bit có giá trị load trước • Sơ đồ ngun lý • Mơ đếm lên U/D= • 16 Mơ đếm xuống U/ D=1 Nhị Phân sang Gray • Sơ đồ nguyên lý • 17 Mơ Gray sang Nhị Phân • Sơ đồ ngun lý • 18 • Mơ Đếm xuống BIT Sơ đồ ngun lý • Mơ 19 Mạch cộng • Mạch ngun lí • Mơ 20 Mạch cộng trừ bit • Mạch ngun lí • Mơ 21 Mạch nhân • Mạch ngun lí • Mô 22 Mạch so sánh • Mạch nguyên lí • Mơ 23 bit zero dectection • Mạch ngun lí • Mơ 24 Mạch one detection • Mạch ngun lí • Mơ 25 Mạch tristate inverter • Mạch ngun lí • Mơ En=0 • Mô En=1