Thông tin tài liệu
HỌC VIỆN CƠNG NGHỆ BƯU CHÍNH VIỄN THƠNG ***** PHẠM HOÀNG DUY BÀI GIẢNG KỸ THUẬT VI XỬ LÝ HÀ NỘI 06-2010 -1- Lời nói đầu Các vi xử lý đóng vai trị quan trọng hệ thống số chúng sử dụng nhiều ứng dụng hệ thống điều khiển, hệ thống thông tin liên lạc Tài liệu giới thiệu khái niệm hệ vi xử lý tập trung trình bày vi xử lý Intel 8086 ghép nối tiêu biểu để tạo nên hệ vi xử lý 8086, tiền than hệ vi xử lý x86 sau Các kiến thức thu nhận từ việc xây dựng hệ vi xử lý 8086 bổ ích cho việc phát triển hệ vi xử lý phức tạp hệ thống nhúng Cấu trúc tài liệu sau Chương giới thiệu khái niệm tổng quan hệ vi xử lý phận cấu thành hệ vi xử lý nói chung Chương tóm tắt trình phát triển phân loại vi xử lý đến Chương trình bày chi tiết vi xử lý Intel 8086 bao gồm sơ đồ khối cách tổ chức nhớ Ngoài ra, chương giới thiệu tập lệnh x86 trình thực lệnh Chương cung cấp kiến thức để lập trình với vi xử lý 8086 cách giới thiệu cấu trúc chương trình cấu trúc rẽ nhánh lặp tiêu biểu kết hợp với ví dụ Chương tập trung giới thiệu cách thức ghép nối vi xử lý 8086 với thiết bị khác để tạo thành hệ vi xử lý Chương trình bày chu trình đọc/ghi vi xử lý 8086 Đây sở để tiến hành ghép nối liệu với thiết bị khác nhớ hay thiết bị vào/ra khác Chương giới thiệu chế truyền thông nối tiếp cách thức ghép nối với vi xử lý 8086 Chương cung cấp kiến thức kỹ thuật trao đổi liệu với thiết bị ghép nối với hệ vi xử lý nói chung bao gồm vào/ra thăm dị (lập trình), vào/ra sử dụng ngắt vào/ra trực tiếp nhớ Trong ba phương pháp, vào/ra trực tiếp nhớ cho phép trao đổi khối lượng liệu lớn với tốc độ cao cần có vi mạch đặc biệt Chương giới thiệu vi mạch trợ giúp cho phương pháp vào vi mạch điều khiển ngắt, vi mạch điều khiển vào trực tiếp nhớ -2- Chương trình bày sơ khái niệm hệ vi điều khiển (hay hệ vi xử lý vi mạch) Chương cịn cung cấp thơng tin hệ vi điều khiển Intel 8051 số ứng dụng Chương 7, chương cuối cùng, giới thiệu số vi xử lý tiên tiến Sun Microsystems Intel dựa kiến trúc IA-32 IA-64 Tài liệu biên soạn dựa tham khảo tài liệu đặc biệt “Kỹ thuật Vi xử lý” tác giả Văn Thế Minh dựa trao đổi kinh nghiệm giảng dạy với đồng nghiệp phản hồi sinh viên Học viện Công nghệ Bưu Viễn thơng Tài liệu dùng làm tài liệu học tập cho sinh viên đại học, cao đẳng ngành công nghệ thông tin Trong trình biên soạn, dù có nhiều cố gắng song khơng tránh khỏi thiếu sót, nhóm tác giả mong nhận góp ý cho thiếu sót ý kiến cập nhật hoàn thiện nội dung tài liệu Hà nội, 06/2010 Tác giả -3- Mục lục Chương I Tổng quan vi xử lý hệ vi xử lý I.1 I.2 I.3 Giới thiệu vi xử lý Hệ vi xử lý Các đặc điểm cấu trúc vi xử lý I.3.1 Cấu trúc I.3.2 Kiến trúc RISC CISC 11 I.3.3 Các đặc điểm 12 I.4 Lịch sử phát triển phân loại vi xử lý 12 I.4.1 Giai đoạn 1971-1973 12 I.4.2 Giai đoạn 1974-1977 13 I.4.3 Giai đoạn 1978-1982 13 I.4.4 Giai đoạn 1983-1999 13 I.4.5 Giai đoạn 2000-2006 14 I.4.6 Giai đoạn 2007-nay 15 Chương II Bộ vi xử lý Intel 8086 16 II.1 Cấu trúc bên 8086/8088 16 II.1.1 Sơ đồ khối 16 II.1.2 Các đơn vị chức năng: BIU, EU, ghi buýt 17 II.1.3 Phân đoạn nhớ 8086/8088 20 II.2 Bộ đồng xử lý toán học 8087 21 II.3 Tập lệnh 8086/8088 22 II.3.1 Khái niệm lệnh, mã hố lệnh q trình thực lệnh 22 II.3.2 Các chế độ địa 8086/8088 23 II.3.3 Tập lệnh 8086/8088 27 II.4 Ngắt xử lý ngắt 8086/8088 33 II.4.1 Sự cần thiết phải ngắt CPU 33 II.4.2 Các loại ngắt hệ 8088 33 II.4.3 Đáp ứng CPU có yêu cầu ngắt 34 II.4.4 Xử lý ưu tiên ngắt 36 Chương III Lập trình hợp ngữ với 8086/8088 37 III.1 Giới thiệu khung chương trình hợp ngữ 37 III.1.1 Cú pháp chương trình hợp ngữ 37 III.1.2 Dữ liệu cho chương trình 38 III.2 Cách tạo chạy chương trình hợp ngữ 48 III.3 Các cấu trúc lập trình 49 III.4 Giới thiệu số chương trình cụ thể 55 III.4.1 Ví dụ 56 III.4.2 Ví dụ 56 III.4.3 Ví dụ 58 III.4.4 Ví dụ 60 III.4.5 Ví dụ 61 Chương IV Phối ghép vi xử lý với nhớ thiết bị vào/ra 62 IV.1 Các tín hiệu vi xử lý mạch phụ trợ 62 IV.1.1 Các tín hiệu 8086/8088 62 IV.1.2 Phân kênh để tách thông tin việc đệm cho buýt 66 IV.1.3 Mạch tạo xung nhịp 8284 67 IV.1.4 Mạch điều khiển buýt 8288 68 -4- IV.1.5 Biểu đồ thời gian lệnh ghi/đọc 70 IV.2 Phối ghép vi xử lý với nhớ 72 IV.2.1 Giới thiệu nhớ 72 IV.2.2 Giải mã địa cho nhớ 74 IV.3 Phối ghép vi xử lý với thiết bị vào 79 IV.3.1 Giới thiệu thiết bị vào/ra 79 IV.3.2 Giải mã địa thiết bị vào 80 IV.4 Giới thiệu số vi mạch hỗ trợ vào 82 IV.4.1 Ghép nối song song dùng 8255A 83 IV.4.2 Truyền thông nối tiếp dùng 8251 87 Chương V Tổng quan phương pháp vào liệu 94 V.1 Giới thiệu 94 V.2 Vào/ra phương pháp thăm dò 95 V.3 Vào/ra ngắt 96 V.3.1 Giới thiệu 96 V.3.2 Bộ xử lý ngắt ưu tiên 8259 96 V.4 Vào/ra truy nhập trực tiếp nhớ (Direct memory Access) 107 V.4.1 Khái niệm phương pháp truy nhập trực tiếp vào nhớ 107 V.4.2 Các phương pháp trao đổi liệu 109 V.4.3 Bộ điều khiển truy nhập trực tiếp vào nhớ Intel 8237A 110 Chương VI Các vi điều khiển 121 VI.1 Giới thiệu vi điều khiển hệ nhúng 121 VI.1.1 Giới thiệu 121 VI.1.2 Các kiểu vi điều khiển 121 VI.2 Họ vi điều khiển Intel 8051 122 VI.2.1 Sơ đồ khối 123 VI.2.2 Các ghi 124 VI.2.3 Tập lệnh 125 VI.3 Giới thiệu số ứng dụng tiêu biểu vi điều khiển 125 VI.3.1 Chuyển đổi số tương tự (D/A) 126 VI.3.2 Chuyến đổi tương tự số (A/D) 127 Chương VII Giới thiệu số vi xử lý tiên tiến 129 VII.1 Các vi xử lý tiên tiến dựa kiến trúc Intel IA-32 129 VII.1.1 Giới thiệu IA-32 129 VII.1.2 Các vi xử lý hỗ trợ IA-32 131 VII.2 Các vi xử lý tiên tiến dựa kiến trúc Intel IA-64 132 VII.3 Các vi xử lý tiên tiến Sun Microsystems 134 Tài liệu tham khảo 136 -5- Chương I Tổng quan vi xử lý hệ vi xử lý I.1 Giới thiệu vi xử lý Một máy tính thơng thường bao gồm khối chức như: khối xử lí trung tâm CPU (Central Processing Unit), nhớ, khối phối ghép với thiết bị ngoại vi (I/O, input/output) Tuỳ theo quy mô, độ phức tạp hiệu khối chức kể mà người ta phân máy tính điện tử sử dụng thành loại sau: Máy tính lớn (Mainframe) loại máy tính thiết kế để giải tốn lớn với tốc độ nhanh Máy tính thường làm việc với số liệu từ 64 bít lớn trang bị nhiều xử lý tốc độ cao nhớ lớn Chính máy tính lớn kích thước vật lý Chúng thường dùng để tính tốn điều khiển hệ thống thiết bị dùng quân hệ thống máy móc chương trình nghiên cứu vũ trụ, để xử lý thông tin ngành ngân hàng, ngành khí tượng, cơng ty bảo hiểm Loại máy lớn máy lớn gọi supercomputer (như loại máy Y-MP/832 Cray) Máy tính (Minicomputer) dạng thu nhỏ kích thước tính máy tính lớn Nó đời nhằm thoả mãn nhu cầu sử dụng máy tính cho ứng dụng vừa phải mà dùng máy tính lớn vào gây lãng phí Máy tính thường dùng cho tính tốn khoa học kỹ thuật, gia cơng liệu quy mơ nhỏ hay để điều khiển quy trình cơng nghệ Tiêu biểu cho nhóm loại máy VAX 6360 Digital Equipment Corporation MV/8000II Data genaral Máy vi tính (Microcomputer) loại máy tính thơng dụng Một máy vi tính vi điều khiển (microcontroller), máy vi tính vi mạch (one-chip microcomputer), hệ vi xử lí có khả làm việc với số liệu có độ dài bít, bít, bít, 16 bít lớn Hiện số máy vi tính có tính so sánh với máy tính con, làm việc với số liệu có độ dài từ 32 bít (thậm chí 64 bít) Ranh giới để phân chia máy vi tính máy tính ngày khơng rõ nét Các vi xử lý có tên thị trường thường xếp theo họ phụ thuộc vào nhà sản xuất chúng đa dạng chủng loại Các nhà sản xuất vi xử lý tiếng kể tới Intel với sản phẩm x86, Motorola với 680xx, Sun Microsystems với SPARC Tính đến thời điểm chương trình viết cho tập lệnh x86 Intel chiếm tỷ lệ áp đảo mơi trường máy vi tính Chương I Tổng quan vi xử lý hệ vi xử lý I.2 Hệ vi xử lý Bộ vi xử lý thành phần bản, không thiếu để tạo nên máy vi tính Trong thực tế vi xử lý cịn phải kết hợp thêm với phận điện tử khác nhớ phối ghép vào/ra để tạo nên hệ vi xử lý hoàn chỉnh Cần lưu ý rằng, để hệ thống có cấu trúc trên, thuật ngữ “hệ vi xử lý” mang ý nghĩa tổng quát so với thuật ngữ “máy vi tính”, máy vi tính ứng dụng cụ thể cảu hệ vi xử lý Hình I-1 giới thiệu sơ đồ khối tổng quát hệ vi xử lý Buýt liệu Buýt điều khiển Bộ xử lý trung tâm Bộ nhớ (ROM-RAM) Phối ghép vào/ra (I/O) Thanh ghi Thanh ghi (CPU) Thanh ghi Thiết bị vào Thiết bị Buýt địa Hình I-1 Sơ đồ khối hệ vi xử lý Trong sơ đồ ta thấy rõ khối chức hệ vi xử lý gồm: Khối xử lý trung tâm (Central Processing unit, CPU) Bộ nhớ bán dẫn (ROM-RAM) Khối phối ghép với thiết bị ngoại vi (Input/Output - I/O) Các buýt truyền thông tin Ba khối chức đầu liên hệ với thông qua qập đường day để truyền tín hiệu gọi chung Buýt hệ thống Buýt hệ thống bao gồm buýt thành phần ứng với tín hiệu địa chỉ, liệu điều khiển ta có buýt địa chỉ, buýt liệu bt điều khiển CPU đóng vai trị chủ đạo hệ vi xử lý Đây mạch vi điện tử có độ tích hợp cao Khi hoạt động, CPU đọc mã lệnh ghi dạng bít bít từ nhớ, sau giải mã lệnh thành dãy xung điều khiển ứng với thao tác lệnh để điều khiển khối khác thực bước thao tác Để làm việc bên CPU có ghi dùng để chứa địa lệnh thực gọi ghi trỏ lệnh (Instruction Pointer, IP) đếm chương trình (Program Counter, PC), số ghi đa khác tính tốn số học lơ-gíc (Arithmetic Logic Unit ALU) để -7- Chương I Tổng quan vi xử lý hệ vi xử lý thao tác với liệu Ngồi cịn có hệ thống mạch điện tử phức tạp để giải mã lệnh từ tạo xung điều khiển cho tồn hệ Bộ nhớ bán dẫn hay cịn gọi nhớ phận khác quan trọng hệ vi xử lý Tại (trong ROM) ta chứa chương trình điều khiển hoạt động tồn hệ để bật điện CPU lấy lệnh từ để khởi động hệ thống Một phần chương trình điều khiển hệ thống, chương trình ứng dụng, liệu kết chương trình thường đặt RAM Các liệu chương trình muốn lưu trữ lâu dài có dung lượng lớn đặt nhớ Khối phối ghép vào/ra (I/O) tạo khả giao tiếp hệ vi xử lý với giới bên Các thiết bị ngoại vi bàn phím, chuột, hình, máy in, chuyển đổi số/tương tự (D/A Converter, DAC) chuyển đổi tương tự/số (A/D Converter, ADC), ổ đĩa từ liên hệ với vi xử lý qua phận Bộ phận phối ghép cụ thể buýt hệ thống với giới bên thường gọi cổng Như ta có cổng vào để lấy thơng tin từ ngồi vào cổng để đưa thơng tin từ Tùy theo nhu cầu cụ thể cơng việc, mạch cổng xây dựng từ mạch lôgic đơn giản từ vi mạch chuyên dụng lập trình Buýt địa (address bus) thường có từ 16, 20, 24, 32 hay 64 đường dây song song chuyển tải thông tin bít địa Khi đọc/ghi nhớ CPU đưa buýt địa ô nhớ liên quan Khả phân biệt địa (số lượng địa cho nhớ mà CPU có quản lý được) phụ thuộc vào số bít buýt địa Ví dụ CPU có số đường dây địa N=16 có khả địa hóa 2N = 65536 =64 kilơ nhớkhác (1K= 210 =1024) Khi đọc/ghi với cổng vào/ra CPU đưa buýt địa bít địa tương ứng cổng Trên sơ đồ khối ta dễ nhận tính chiều buýt địa qua chiều mũi tên Chỉ có CPU có khả đưa địa buýt địa Buýt liệu (data bus) thường có từ 8, 16, 20, 24, 32, 64 ( hơn) đường dây tùy theo vi xử lý cụ thể Số lượng đường dây định số bít liệu mà CPU có khả xử lý lúc Chiều mũi tên sus số liệu buýt chiều, nghĩa liệu truyền từ CPU (dữ liệu ra) truyền đến CPU (dữ liệu vào) Các phần tử có đầu nối thẳng với buýt liệu phải trang bị đầu tạng thái để ghép vào hoạt động bình thường với buýt Buýt điều khiển (control bus) thường gồm hàng chục đường dây tín hiệu khác Mỗi tín hiệu điều khiển có chiều định hoạt động CPU đưa tín hiệu điều khiển tới khối khác hệ Đồng thời CPU nhận tín hiệu điều khiển từ khối để phối hợp hoạt động tồn hệ Các tín hiệu hình vẽ thể đường có mũi tên chiều, điều khơng phải để tính hai chiều tín hiệu mà tính hai chiều nhóm tín hiệu Mặt khác, hoạt động hệ thống vi xử lý coi trình trao đổi liệu ghi bên Về mặt chức khối hệ thống tương đương với ghi (nằm CPU) ghi (nằm rải rác nhớ ROM, nhớ RAM khối phối ghép vào/ra) Hoạt động toàn hệ thực chất -8- Chương I Tổng quan vi xử lý hệ vi xử lý phối hợp hoạt động ghi ngồi nói để thực biến đổi liệu trao đổi liệu theo yêu cầu định trước I.3 Các đặc điểm cấu trúc vi xử lý I.3.1 Cấu trúc Như trình bày phần trên, vi xử lý đơn vị xử lý trung tâm CPU máy vi tính Như sức mạnh xử lý máy vi tính định lực vi xử lý Trên nguyên tắc, vi xử lý chia thành đơn vị chức Hình I-2 Các ghi Buýt liệu Đơn vị số học lơ-gíc ALU Thanh ghi lệnh Thanh ghi địa Thanh ghi tạm Đơn vị điều khiển CU Hình I-2 Sơ đồ khối chức vi xử lý I.3.1.1 Các ghi Số lượng, kích cỡ kiểu ghi thay đổi từ vi xử lý sang vi xử lý khác Tuy nhiên, ghi thực thao tác tương tự Cấu trúc ghi đóng vai trị quan trọng việc thiết kế kiến trúc vi xử lý Đồng thời, cấu trúc ghi với loại vi xử lý cụ thể cho biết mức độ thuận lợi dễ dùng lập trình cho vi xử lý Dưới ghi nhất: i Thanh ghi lệnh: lưu lệnh Sau nạp mã lệnh từ nhớ, vi xử lý lưu mã lệnh ghi lệnh Giá trị ghi vi xử lý giải mã để xác định lệnh Kích cỡ từ (word) vi xử lý định kích cỡ ghi Ví dụ, vi xử lý 32 bít có ghi lệnh 32 bít -9- Chương I Tổng quan vi xử lý hệ vi xử lý ii iii iv Bộ đếm chương trình: chứa địa lệnh hay mã thực thi (op-code) Thông thường, ghi chứa địa câu lệnh kế Thanh ghi có đặc điểm sau: Khi khởi động lại, địa lệnh thực nạp vào ghi Để thực lệnh, vi xử lý nạp nội dung đếm chương trình vào buýt địa đọc ô nhớ địa Giá trị đếm chương trình tự động tăng theo lơ-gíc vi xử lý Như vậy, vi xử lý thực lệnh chương trình có lệnh làm thay đổi trật tự tính tốn Kích cỡ đếm chương trình phụ thuộc vào kích cỡ bt địa Nhiều lệnh làm thay đổi nội dung ghi so với trình tự thơng thường Khi đó, giá trị ghi xác định thông qua địa chỉ định lệnh Thanh ghi địa nhớ: chứa địa liệu Vi xử lý sử dụng địa trỏ trực tiếp tới nhơ Giá trị địa liệu trao đổi xử lý Thanh ghi dùng chung: gọi ghi gộp (accumulator) Thanh ghi thường ghi bít dùng thể lưu hầu hết kết tính tốn đơn vị xử lý sơ học lơ-gíc ALU Thanh ghi dùng để trao đổi liệu với thiết bị vào/ra I.3.1.2 Đơn vị xử lý số học lơ-gíc ALU ALU thực tất thao tác xử lý liệu bên vi xử lý phép tốn lơ-gíc, số học Kích cỡ ghi ALU tương ứng với kích cỡ từ vi xử lý Vi xử lý 32 bít có ALU 32 bít Một vài chức tiêu biểu ALU: Cộng nhị phân phép lơ-gíc Tính số bù liệu Dịch quay trái phải ghi dùng chung I.3.1.3 Đơn vị điều khiển CU Chức đơn vị điều khiển CU đọc giải mã lệnh từ nhớ chương trình Để thực lệnh, CU kích hoạt khối phù hợp ALU vào mã lệnh (op-code) ghi lệnh Mã lệnh xác định thao tác để CU thực thi CU thông dịch nội dung ghi lệnh sau sinh chuỗi tín hiệu kích hoạt tương ứng với lệnh nhận Các tín hiệu kích hoạt khối chức phù hợp bên ALU CU sinh tín hiệu điều khiển dẫn tới thành phần khác vi xử lý qua buýt điều khiển Ngoài ra, CU đáp ứng lại tín hiệu điều khiển buýt điều khiển phận khác gửi tới Các tín hiệu thay đổi theo loại vi xử lý Một số tín hiệu điều khiển tiêu biểu khởi động lại RESET, đọc ghi (R/W), tín hiệu ngắt (INT/IRQ), … I.3.1.4 Thực chương trình Để chạy chương trình, vi xử lý thường lặp lại bước sau để hoàn thành lệnh: Nạp (Fetch) Vi xử lý nạp (đọc) lệnh từ nhớ vào ghi lệnh -10- Chương VI Các vi điều khiển viên phù hợp với yêu cầu chế tạo Điều tránh tình trạng thiết bị vi điều khiển phức tạp tốn để đáp ứng tất dạng ứng dụng, đồng thời, hạn chế việc số phần vi điều khiển hồn tồn khơng sử dụng chạy ứng dụng Họ vi điều khiển có tập lệnh chung, nhiên thành viên họ khác số lượng, kiểu, nhớ, cổng v v Như nhà sản xuất chế tạo thiết bị với chi phí hiệu phù hợp với yêu cầu sản xuất cụ thể Việc mở rộng nhớ sử dụng vi mạch ROM/RAM bên vi điều khiển Mộ số vi điều khiển khơng tích hợp sẵn ROM EPROM hay EEROM Một số chức bổ sung khác tích hợp vào vi mạch vi điều khiển chuyển đổi tương tự số (Analogue-to-Digital Converter ADC) Một số vi điều khiển khác có số lượng tín hiệu để giảm thiểu chi phí Bảng liệt kê đặc tính số vi điều khiển Bảng VI-1 Đặc tính số vi điều khiển Tính khác Tín hiệu: Vào/ra RAM (byte) ROM (Byte) Độ rộng từ (bít) Intel 8051 40:32 64 1K Bộ nhớ mở rộng 8K Motorola 68HC11 52:40 256 8K Cổng nối tiếp ; chuyển đổi tương tự số Zilog Z8820 44:40 272 8K Bộ nhớ mở rộng 128K ; cổng nối tiếp Intel 8096 68:40 232 8K 16 Bộ nhớ mở rộng 64K ; chuyển đổi tương tự số ;cổng nối tiếp; điều biến xung Mô-đen VI.2 Họ vi điều khiển Intel 8051 Vi điều khiển 8051 lần Intel giới thiệu vào năm 1981 Đây vi điều khiển bít với 128 byte RAM 4KB ROM, cổng nối tiếp cổng bít vi mạch đơn lẻ Dòng vi điều khiển trở nên phổ biến sau Intel cho phép nhà sản xuất khác chế tạo vi điều khiển tương thích với 8051 Đến vi điều khiển 8051 thực bao gồm họ vi điều khiển ký hiệu từ 8031 tới 8751 sản xuất công nghệ NMOS CMOS với nhiều kiểu đóng gói khác Phiên nâng cao 8051 8052 có biến thể khác Các biến thể nhằm đắp ứng yêu cầu ứng dụng khác nhà phát triển Bảng VI-2 Thông số số vi điều khiển họ 8051 Tính 8051 8052 8031 ROM 4K 8K - RAM (Byte) 128 256 128 Bộ định thời Tín hiệu vào/ra 32 32 32 Cổng nối tiếp 1 Nguốn ngắt -122- Chương VI Các vi điều khiển VI.2.1 Sơ đồ khối Hình VI-1 Sơ đồ khối 8051 Hình VI-1 cho thấy khối chức đặc trưng cho vi điều khiển là: ROM RAM, cổng vào/ra, định thời kênh thơng tin nối tiếp Hình VI-2 cho biết sơ đồ tín hiệu 8051, ý nghĩa tín hiệu giải thích Bảng VI-3 Hình VI-2 Sơ đồ chân tín hiệu 8051 8051 hỗ trợ cổng vào/ra số biến thể cổng hoạt động hai chế độ vào Cổng truyền thông nối tiếp thường xử lý liệu bít cho phép gửi nhận song song Cổng nối tiếp có chế độ hoạt động Chế độ 0, chân TxD sử dụng tín hiệu xung nhịp cố định mức 1/12 xung nhịp vi điều khiển chân RxD dùng để thu phát Chế độ chế độ giao tiếp UART với bít stop Chế độ giống chế độ thêm bít chẵn lẻ Chế độ giống chế độ cho phép lập trình tốc độ tín hiệu Bộ nhớ ROM vi mạch loại EPROM lập trình điện Bộ nhớ ngồi truy nhập thơng qua tín hiệu truy nhập EA=0 Việc truy nhập ROM thực thơng qua tín hiệu PSEN mức thấp để kích hoạt vi mạch nhớ ROM -123- Chương VI Các vi điều khiển Bảng VI-3 Ý nghĩa tín hiệu 8051 Ý nghĩa Tín hiệu P0 0-P0 Tín hiệu liệu cổng P0 P1 0-P1 Tín hiệu liệu cổng P1 P2 0-P2 Tín hiệu liệu cổng P2 P3 0-P3 Tín hiệu liệu cổng P3 A8-A15 Tín hiệu địa Xtal1-2 Tín hiệu xung nhịp RxD Tín hiệu thu truyền thơng nối tiếp TxD Tín hiệu phát truyền thơng nối tiếp INT0-1 Tín hiệu ngắt 0-1 (mức thấp) RD Đọc liệu nhớ ngồi WR Tín hiệu ghi liệu nhớ ngồi EA Tín hiệu truy nhập nhớ chương trình EA=0 dùng ROM EA=1 dùng ROM ALE Tín hiệu chốt địa P0 ALE=1 Trên nhóm cổng P0 tín hiệu địa ALE=0 Trên nhóm cổng P0 tín hiệu liệu PSEN Tín hiệu cho phép lưu chương trình dùng đọc nhớ chương trình bên ngồi RST Khởi động lại Các tín hiệu ngắt 8051 chia thành loại bên bên khởi xướng Khi ngắt diễn ra, chương trình chạy bị dừng chương trình phục vụ ngắt kích hoạt Khi kết thúc, vi điều khiển quay trở lại chương trình bị dừng chưa có xảy Ngắt xảy đồng thời xử lý theo độ ưu tiên Bộ định thời hay đếm chuỗi mạch lật thay đổi trạng thái theo tín hiệu vào/ra Hai đếm T0, T1 lập trình chia 256, 8192 hay 65536 sinh tín hiệu ngắt kết thúc Tín hiệu phát thông qua phần mềm VI.2.2 Các ghi Thanh ghi đếm chương trình (PC) trỏ liệu (DPTR) ghi 16 bít cho phép xác định vị trí nhớ Bộ nhớ chương trình nằm dải 0000-FFFFh 00000FFFh khơng gian nhớ chương trình bên vi điều khiển Con trỏ liệu chia thành hai phần thấp (8 bít) cao (8 bít) Thanh ghi A B ghi dùng chung dùng cho thao tác tính tốn đơn vị xử lý 8051 Thanh ghi A ghi gộp (accumulator) dùng thao tác số học lơ-gíc Thanh ghi dùng để trao đổi liệu với nhớ Thanh ghi B thường -124- Chương VI Các vi điều khiển dùng kèm với ghi A thao tác nhân chia Ngồi ra, 8051 cịn 32 ghi khác nằm nhớ RAM chia thành bốn băng, B0-B3, gồm ghi R0-R7 Cờ ghi bít cho biết trạng thái số lệnh gộp vào ghi từ trạng thái chương trình (Program Status Word PSW) 8051 có cờ nhớ C, phụ AC, tràn OV chẵn lẻ P Các cờ người dùng F0 GF0-1 Các cờ người dùng tùy biến theo yêu cầu người viết chương trình lưu kiện Con trỏ ngăn xếp SP ghi bít lưu vị trí đỉnh ngăn xếp nhớ RAM 8051 Các ghi chức đặc biệt nằm nhớ RAM từ địa 00-7Fh Các ghi đặt tên riêng mã lệnh tham chiếu qua địa Ví dụ ghi A tham chiếu qua địa 0E0h VI.2.3 Tập lệnh 8051 hỗ trợ chế độ địa sau: Chế độ địa trực tiếp: liệu dành cho lệnh phần mã lệnh Từ gợi nhớ cho chế độ dấu # Ví dụ MOV A, #100 Chế độ địa ghi: ghi lưu giá trị liệu Chế độ địa trực tiếp: địa ô nhớ phần câu lệnh Chế độ địa gián tiếp: giá trị ghi cho biết địa liệu Từ gợi nhớ @ Ví dụ MOV A, @R0 ; Nạp liệu ô nhớ có giá trị R0 vào ghi A Tập lệnh 8051 hỗ trợ thao tác di chuyển liệu, thao tác lơ-gíc, phép tốn số học câu lệnh nhảy gọi hàm Ví dụ VI-1 Đoạn chương trình 8051 Nhan: INC 3Ch MOV A, #2Ah XRL A, 3Ch JNZ Nhan NOP ; Tăng giá trị ô nhớ 3Ch lên ; A=2Ah ; XOR A với giá trị ô nhớ 3Ch ; Nhảy tới Nhan kết XOR khác ;không làm VI.3 Giới thiệu số ứng dụng tiêu biểu vi điều khiển Việc chuyển đối tín hiệu tương tự sang số ngược lại thường gặp ta muốn kết nối máy tính với giới tương tự Trong phần giới thiệu sử dụng vi điều khiển kết nối với chuyển đổi tương tự số (A/D) ngược lại (D/A) Thông thường chuyển đổi cho phép kết nối thông qua kênh liệu bít, ba trạng thái cho phép điều khiển thơngqua tín hiệu đọc/ghi, chọn chíp -125- Chương VI Các vi điều khiển VI.3.1 Chuyển đổi số tương tự (D/A) Hình VI-3 giới thiệu kết nối vi điều khiển 8051 chuyển đổi D/A khái quát Bộ chuyển đổi D/A có đặc điểm sau: Vout = -Vref×(byte đầu vào/100H) Vref = 10V Thời gian chuyển đổi 5s Trình tự điều khiển ~CS ~WR Cổng nối với tín hiệu liệu chuyển đổi cổng dùng để điều khiển Trong ví dụ này, thiết bị tạo sóng hình sin với chu kỳ 1000Hz thay đổi theo chương trình Vref đặt -10V dạng tín hiệu đầu thay đổi từ 0V tới +9, 96V Chương trình dùng bảng tra cứu để sinh biên độ sóng sin Chu kỳ thiết lập vào khoảng thời gian truyền liệu cho chuyển đổi Với S điểm lấy mẫu, chu kỳ ngắt Tmin= 5×S s tần số tối đa fmax = 200 000/S Hình VI-3 Ghép nối chuyển đổi D/A với 8051 Với sóng có tần số 1000Hz, cần số lượng mẫu 200 Tuy nhiên thực tế chạy chương trình cho thấy thời gian để tạo mẫu cần 6s thời gian để chuyển sang mẫu 2s Như thực tế cho phép số lượng mẫu 166 Ví dụ VI-2 Chương trình chuyển đổi D/A org 0000h clr p3, ; Chọn chíp mov dptr, #bang : lấy địa sở bảng repeat: mov r1, #0A6h ; Khởi tạo R1 = 166 next: mov a, r1 ; Lấy địa offset bảng movc a, @a+dptr ;Lấy giá trị mẫu mov p1, a ; Gửi mẫu cổng clr p3, setb p3, djnz r1, next sjmp repeat ; Bảng chuyển đổi sử dụng hàm cosin để tính giá trị biên tín hiệu đầu 83 daconv: giá -126- Chương VI Các vi điều khiển ;trị đầu thể biên độ từ cực đại tới nhỏ 0, 83 giá trị lại từ tới cực đại Với 83 ; mẫu cho nửa chu kỳ giá trị góc hàm cosin thay đổi 2, 17 độ cho mẫu bang: db 00h ; db ffh ; s1:FF×cos(0) db feh ; s2:7FH+FF×cos(2, 17) db feh ; s3:7FH+FF×cos(2, 17×2) db 81h ; s42:7FH+FF×cos(88, 9) db 00h ; s84:7FH+FF×cos(180) db feh ; s166:7FH+FF×cos(2, 17) VI.3.2 Chuyến đổi tương tự số (A/D) Hình VI-4 sử dụng chuyển đổi tương tự số bít có đặc tính sau: Tín hiệu lấy mẫu: Vin = Vref-, liệu =00h ; Vin=Vref+, liệu = FFh Thời gian lấy mẫu: s Trình tự điều khiển: CS, WR RD (ở mức tích cực thấp) Trong hình vẽ, cổng 8051 nối với kênh liệu chuyển đổi cổng nối với tín hiệu điều khiển Hình VI-4 Ghép nối 8051 chuyển đổi A/D Ví dụ VI-3 Chương trình chuyển đổi A/D Đoạn chương trình sau số hóa tín Vref với chu kỳ 100s lưu kết vào nhớ RAM 4000h:43E7h adconv: next: equ begin, 4000h equ delay, 74h equ end1, 43h equ end2, e8h mov dptr, #begin clr p3, clr p3, setb p3, clr p3, ;Địa bắt đầu ;trễ 87s ;Địa kết thúc byte cao ;Địa kết thúc byte thấp ; Gửi ~CS tới A/D ; Tạo xung ~WR tới A/D ; ;Tạo xung ~RD -127- Chương VI Các vi điều khiển wait: here: done: mov a, p1 setb p3, mov @dptr, a inc dptr mov a, dph cjne a, #end1, wait mov a, dpl cjne a, #end2, wait sjmp done mov r1, #delay djnz r1, here sjmp next sjmp done end ;Đọc liệu từ A/D ;Kết thúc đọc ;Lưu vào RAM ;Tăng trỏ RAM lên ;Kiểm tra kết thúc ; Kết thúc tới vị trí cuối ;Trễ 87s -128- Chương VII Giới thiệu số vi xử lý tiên tiến VII.1 Các vi xử lý tiên tiến dựa kiến trúc Intel IA-32 VII.1.1 Giới thiệu IA-32 IA-32 kiến trúc 32 bít hãng sản xuất Intel phát triển lần giới thiệu vi xử lý Intel386 Kiến trúc IA-32 hỗ trợ ba chế độ hoạt động: chế độ bảo vệ (protected mode), chế độ thực (real mode) chế độ quản lý hệ thống SMM (System Management Mode) Các chế độ hoạt động định lệnh chức mà chương trình truy nhập: Chế độ bảo vệ: chế độ xử lý Chế độ cho phép chạy phần mềm 8086 môi trường đa nhiệm bảo vệ Chế độ gọi chế độ 8086 ảo Chế độ địa thực: Ché độ cung cấp mơi trường lập trình 8086 với số tính mở rộng chuyển sang chế độ bảo vệ Để xử lý hoạt động chế độ thông thường phải khởi động lại xử lý Chế độ quản lý hệ thống - SMM: Chế độ cung cấp cho hệ điều hành chế suốt phục vụ nhiệm vụ cụ thể quản lý lượng hay bảo mật hệ thống Chế độ kích hoạt thơng qua tín hiệu SMM tín hiệu nhận từ điều khiển ngắt tiên tiến Trong chế độ xử lý chuyển qua lại không gian địa riêng biệt lưu lại ngữ cảnh chương trình chạy Các đoạn mã SMM thực hồn tồn suốt Ngay quay trở lại từ chế độ SMM, xử lý khôi phục lại trạng thái giống trước ngắt SMM xảy Bất kỳ chương trình chạy xử lý IA-32 cung cấp tài nguyên để thực lệnh, lưu đoạn mã, liệu thông tin trạng thái Các tài nguyên tạo lập nên môi trường thực thi cho chương trìnhh: Khơng gian địa chỉ: chương trình đánh địa khơng gian nhớ tuyến tính tới 232 byte hay 4GB khơng gian địa vật lý lên tới 236 sử dụng cách đánh địa mở rộng Các ghi thực thi bản: bao gồm ghi dùng chung, sáu ghi đoạn, ghi cờ trỏ lệnh EIP Các ghi đấu phẩy động x87FPU: bao gồm ghi liệu, ghi điều khiển, ghi trạng thái, ghi lệnh, ghi trỏ toán hạng, thẻ mã lệnh Các ghi cho phép thực phép tốn với độ xác kép mở rộng hay với số nguyên byte Chương VII Giới thiệu số vi xử lý tiên tiến Các ghi MMX: bao gồm ghi hỗ trợ chế thực lệnh nhiều liệu với thao tác số nguyên (1 byte, byte hay byte) xếp vào gói 64 bít Các ghi XMM: hỗ trợ thao tác số nguyên số thực xếp vào gói 128 bít Các vi xử lý hệ sau hỗ trợ IA-32 áp dụng tính thực thi lệnh tiên tiến cho phép thực nhiều lệnh chu trình lệnh kỹ thuật đường ống, siêu vô hướng, hay siêu phân luồng Các hệ Pentium sử dụng vi kiến trúc siêu vô hướng cho phép thực lệnh chu kỳ xung nhịp với siêu đường ống 12 đoạn chế thực thi vô hướng (out-of-order execution) Vi kiến trúc Netburst Hình VII-1 Vi kiến trúc Netburst tăng cường tính kiến trúc Pentium hệ đầu việc tăng cường lực đơn vị xử lý, cao hiệu đệm tích hợp, mở rộng giao tiếp buýt Các vi xử lý IA-32 hệ hỗ trợ chế đa nhân (multi-core) bên cạnh kiến trúc siêu phân luồng cho phép chạy nhiều ứng dụng đồng thời Việc kết hợp hai kiến trúc làm cho chương trình ứng dụng sử dụng vi xử lý lơ-gíc bô vi xử lý vật lý Bên cạnh đó, xử lý hệ hỗ trợ cơng nghệ ảo hóa cho phép nhiều hệ điều hành ứng dụng chạy máy ảo khác chia sẻ hệ thống phần cứng Hình VII-1 Vi kiến trúc Netburst Kiến trúc IA-32 cung cấp chức hỗ trợ hệ điều hành hay phần mềm hệ thống Với thao tác vào/ra chế độ bảo vệ, thao tác bị hạn chế thông qua: Cờ đặc quyền IOPL (I/O privilege level) trạng thái quyền vào/ra phân đoạn trạng thái chương trình TSS (Task state segment) Cơ chế bảo vệ đoạn trang nhớ -130- Chương VII Giới thiệu số vi xử lý tiên tiến Về mơ hình nhớ, chương trình khơng truy nhập trực tiếp vào nhớ vật lý Thay vào đó, chương trình sử dụng mơ hình truy nhập: Tuyến tính: Chương trình coi nhớ chuỗi liên tiếp byte Đoạn mã, liệu ngăn xếp nằm không gian địa Phân đoạn: Bộ nhớ chia thành không gian khác gọi đoạn Thông thường liệu, đoạn mã, ngăn xếp sử dụng đoạn khác Bộ xử lý hỗ trợ IA-32 cung cấp 16 383 đoạn với kích cỡ khác nhau, kích cỡ lớn đoạn 4GB Địa thực: mơ hình nhớ 8086 Phân trang nhớ ảo: nhớ chương trình chia thành trang ánh xạ vào nhớ ảo Sau đó, nhớ ảo ánh xạ vào nhớ thực Nếu hệ điều hành sử dụng phân trang, chế ánh xạ hoàn tồn suốt chương trình ứng dụng VII.1.2 Các vi xử lý hỗ trợ IA-32 Với ưu công nghệ thiết kế vi kiến trúc mới, hệ vi xử lý IA-32 vượt ngưỡng tốc độ (tần số hoạt động) lực thực vi xử lý hệ trước Bảng liệt kê vi xử lý IA-32 hệ đầu khơng có đệm tích hợp vi xử lý (GP-thanh ghi dùng chung; FPU-thanh ghi dấu phẩy động) Bảng VII-1 Vi xử lý hỗ trợ IA-32 hệ đầu Số ghi Buýt Bộ nhớ Bộ đệm liệu mở tối đa rộng 20 32GP 32 4GB 1989 25 32GP 80 FPU 32 4GB 8KB L1 Pentium 1993 60 32GP 80 FPU 64 4GB 16KB L1 Pentium Pro 1995 200 32GP 80 FPU 64 64GB 16KB L1 256-512KB L2 266 32GP 80 FPU 64 MMX 64 64GB 32KB L1 256-512KB L2 500 32GP 80 FPU 64 MMX 128 XMM 64 64GB 32KB L1 512KB L2 Vi xử lý Năm xuất sản Tần (MHz) 80386DX 1985 Intel 486DX Pentium II Pentium III 1997 1999 số -131- Chương VII Giới thiệu số vi xử lý tiên tiến Bảng VII-2 Vi xử lý IA-32 hệ sau Vi xử lý Năm sản xuất Vi kiến trúc Tần số (GHz) Pentium 2000 Netburst 1, Pentium 2002 Netburst, Siêu phân 3, 06 luồng Pentium M 2003 Pentium M 1, Pentium 2005 Extreme Netburst, Siêu phân 3, 73 luồng Core Duo 2006 Pentium M, 2, 16 Lõi kép Atom Z5xx 2008 Atom, hóa Ảo 1, 86 Số ghi 32 GP 80 FPU 64 MMX 128 XMM 32 GP 80 FPU 64 MMX 128 XMM 32 GP 80 FPU 64 MMX 128 XMM 32 GP 80 FPU 64 MMX 128 XMM 32 GP 80 FPU 64 MMX 128 XMM 32 GP 80 FPU 64 MMX 128 XMM Băng thông buýt hệ thống Bộ nhớ tối đa Bộ đệm 3, 2GB/s 64GB 8KB L1 256KB L2 4, 2GB/s 64GB 8KB L1 256KB L2 3, 2GB/s 64GB 64KB L1 1MB L2 8, 5GB/s 64GB 16KB L1 2MB L2 5, GB/s 4GB 64KB L1 2MB L2 4, 2GB/s 4GB 56KB L1 512KB L2 VII.2 Các vi xử lý tiên tiến dựa kiến trúc Intel IA-64 Kiến trúc Intel IA-64 bổ sung không gian địa chương trình 64 bít hỗ trợ khơng gian nhớ vật lý tới 40 bít chế độ IA-32e so với kiến trúc IA-32 trước Kiến trúc IA-64 đảm bảo tính tương thích ngược cho phép chạy chương trình viết cho kiến trúc IA-32 Các chế độ IA-64 bao gồm: Chế độ tương thích: cho phép chạy ứng dụng 16 32 bít mà khơng phải biên dịch lại Chế độ tương tự chế độ bảo vệ IA-32 Các ứng dụng truy nhập 4GB đầu khơng gian nhớ tuyến tính Tuy nhiên, ứng dụng sử dụng khơng gian nhớ lớn với chế độ mở rộng địa vật lý Chế độ 64 bít Cho phép chương trình truy nhập khơng gian nhớ tuyến tính 64 bít Chế độ mở rộng số lượng ghi dùng chung ghi XMM từ lên 16 Các ghi dùng chung có kích cỡ 64 bít Chế độ 64 kích hoạt sở đoạn mã Kích cỡ mặc định cho địa 64 bít cịn tốn hạng 32 bít Kích cỡ tốn hạng thay đổi theo lệnh sử dụng tiền tố -132- Chương VII Giới thiệu số vi xử lý tiên tiến REX Điều giúp cho câu lệnh cũ chuyển sang chế độ 64 bít ghi địa Bảng VII-3 Vi xử lý hỗ trợ IA-64 Vi xử lý Năm sản xuất Vi kiến trúc Tần số (GHz) Xeon 2004 Netburst, Siêu phân luồng, IA-64 Xeon 2005 Netburst, Siêu phân luồng, IA-64 3, 03 Pentium Extreme 2005 Netburst, Siêu phân luồng, IA-64 3, 73 Dual-Core Xeon 2005 Netburst, Siêu phân luồng, Đa nhân, IA-64 Pentium 672 2005 Netburst, Siêu phân luồng, IA-64, Ảo hóa, Đa nhân 3, Core Extreme X6800 2006 Netburst, Siêu phân luồng, IA-64, Ảo hóa, Đa nhân 2, 93 Xeon 7140 2006 Netburst, Siêu phân luồng, IA-64, Ảo hóa, Đa nhân 3, 40 Xeon 5472 2007 Netburst, Siêu phân luồng, IA-64, Ảo hóa, Đa nhân (4 nhân) 3, 00 Atom 2008 Atom, IA-64, Ảo hóa, Đa nhân (4 nhân) 1, 60 Core i7 2008 Netburst, Siêu phân luồng, IA-64, Ảo hóa, Đa nhân (4 nhân) 3, 20 3, Số ghi 32, 64 GP 80 FPU 64 MMX 128 XMM 32, 64 GP 80 FPU 64 MMX 128 XMM 32 GP 80 FPU 64 MMX 128 XMM 32, 64 GP 80 FPU 64 MMX 128 XMM 32, 64 GP 80 FPU 64 MMX 128 XMM 32, 64 GP 80 FPU 64 MMX 128 XMM 32, 64 GP 80 FPU 64 MMX 128 XMM 32, 64 GP 80 FPU 64 MMX 128 XMM 32, 64 GP 80 FPU 64 MMX 128 XMM 32, 64 GP 80 FPU 64 MMX 128 XMM -133- Băng thông buýt hệ thống Bộ nhớ tối đa Bộ đệm 16KB L1 1MB L2 6, 4GB/s 64GB 5, 3GB/s 16KB L1 1024GB 1MB L2 8MB L3 8, 5GB/s 64GB 16KB L1 2MB L2 6, 4GB/s 64GB 16KB L1 2MB L2 (Tổng 4MB) 6, 4GB/s 64GB 16KB L1 2MB L2 8, 5GB/s 64GB 64KB L1 4MB L2 12, GB/s 64GB 64KB L1 1MB L2 (tổng 2MB) 16MB L3 12, GB/s 256GB 64KB L1 6MB L2 (Tổng 12MB) 12, GB/s 64GB 56KB L1 512KB L2 (Tổng 1MB) 6, GT/s 64GB 64KB L1 256KB L2 8MB L3 Chương VII Giới thiệu số vi xử lý tiên tiến VII.3 Các vi xử lý tiên tiến Sun Microsystems Sun Microsystems hỗ trợ thiết kế xử lý mở rộng SPARC (Scalable Processor Architecture) Kiến trúc chịu ảnh hưởng máy tính Berkeley RISC I Tập lệnh tổ chức ghi xử lý SPARC giống với Berkeley RISC SPARC cho phép triển khai từ ứng dụng nhúng máy chủ lớn, tất dùng chung tập lệnh Hiện nay, xử lý SPARC thường sử dụng rộng rãi môi trường máy chủ, trạm ;àm việc sử dụng hệ điều hành SUN, Unix Linux Bộ xử lý SPARC thường có tới 128 ghi dùng chung Tại thời điểm nào, phần mềm sử dụng tức 32 ghi bao gồm ghi toàn cục, 24 ghi ngăn xếp Các ghi ngăn xếp tạo thành cửa số ghi (register window) tối đa 32 cửa số cho phép tối ưu thao tác gọi hàm trở Mỗi cửa số có ghi cục dùng chung ghi với cửa sổ kề Các ghi chia sẻ dùng để truyền tham số giá trị trả cho hàm ghi cục dùng để lưu giá trị cục lời gọi hàm Hầu hết lệnh xử lý SPARC sử dụng toán hạng ghi Các lệnh nạp lưu chuyên dùng để trao đổi liệu ghi nhớ Ngoài chế dộ địa ghi, SPARC sử dụng chế độ địa dịch chuyển Trong chế độ này, địa hiệu dụng toán hạng dịch chuyển đoạn tương ứng với giá trị ghi Để thực câu lệnh nạp ghi, trình thực lệnh cần thêm giai đoạn để tính địa ô nhớ Vi xử lý hỗ trợ SPARC 32 bít phiên cho phép sử dụng 16 ghi dấu phẩy động với độ xác kép, 32 ghi với độ xác đơn Các cặp chẵn-lẻ ghi độ xác kép kết hợp với để nâng độ xác lên gấp đơi mức SPARC 64 bít phiên 9, xuất vào năm 1993, có thêm 16 ghi độ xác kép ghi khơng tách thành ghi có độ xác đơn Bảng liệt kê số tính vi xử lý sử dụng SPARC -134- Chương VII Giới thiệu số vi xử lý tiên tiến Bảng VII-4 Tính số vi xử lý SPARC Tên Tần số MHz Năm sản xuất Số luồng x Số nhân Số chân tín hiệu Đệm liệu L1 (k) Đệm lệnh L1 (k) Đệm L2 (k) UltraSPARC IIs (Blackbird) 250–400 1997 1×1 521 16 16 UltraSPARC IIs (SapphireBlack) 360–480 1999 1×1 521 16 16 UltraSPARC IIi (Sabre) 270–360 1997 1×1 587 16 16 UltraSPARC IIi (Sapphire-Red) UltraSPARC IIe (Hummingbird) UltraSPARC IIi (IIe+) (Phantom) UltraSPARC III (Cheetah) UltraSPARC III Cu (Cheetah+) UltraSPARC IIIi (Jalapeño) UltraSPARC IV (Jaguar) UltraSPARC IV+ (Panther) UltraSPARC T1 (Niagara) UltraSPARC T2 (Niagara 2) 333–480 400–500 1998 1999 1×1 1×1 587 370 16 16 16 16 1024 or 4096 1024– 8192 256– 2048 2048 256 550–650 2000 1×1 370 16 16 512 600 1002–1200 1064–1593 1050–1350 1500–2100 1000–1400 1000–1600 2001 2001 2003 2004 2005 2005 2007 1×1 1×1 1×1 1×2 1×2 4×8 8×8 1368 1368 959 1368 1368 1933 1831 64 64 64 64 64 8 32 32 32 32 64 16 16 8192 8192 1024 16384 2048 3072 4096 1200–1600 2008 8×8 1831 16 4096 UltraSPARC T2 Plus (Victoria Falls) -135- Tài liệu tham khảo Crisp J Introduction to microprocessors and microcontrollers, Newnes 2004 David Calcutt, Fred Cowan,Hassan Parchizadeh, 8051 Microcontrollers An Applications-Based Introduction, Newnes 2004 Douglas V Hall Microprocessor and Interfacing- programming and hardware, 2nd edition McGraw Hill 1997 Hari BalaKrishnan & Samel Madden The lecture notes on Computer Systems Engineering, Open Courses Ware Massachusets Institute of Technology Hồ Khánh Lâm, Kỹ thuật vi xử lý, NXB Bưu điện 2005 Intel Corp Intel® 64 and IA-32 Architectures Software Developer’s Manual Rafiquzzaman M Microprocessor theory and applications with 68000/68020 and Pentium, John Wiley&Sons 2008 Văn Thế Minh Kỹ thuật vi xử lý NXB Giáo dục 1999
Ngày đăng: 23/05/2021, 03:28
Xem thêm:
