Học phần Thiết kế logic mạch số giúp người học hiểu được những kiến thức để thiết kế các mạch logic: Mạch tổ hợp, mạch dãy đồng bộ, mạch dãy không đồng bộ; thiết kế dùng các vi mạch MSI và LSI; thiết kế được các mạch tổ hợp cũng như các mạch dãy. Mời các bạn cùng tham khảo đề cương để biết thêm các nội dung chi tiết về môn học.
TRƯỜNG ĐẠI HỌC KINH TẾ - KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN TỬ BỘ MÔN: KỸ THUẬT ĐIỆN TỬ ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN: THIẾT KẾ LOGIC MẠCH SỐ THÔNG TIN CHUNG Tên học phần (tiếng Việt): THIẾT KẾ LOGIC MẠCH SỐ Tên học phần (tiếng Anh): DIGITAL LOGIC DESIGN Mã môn học: 33.2 Khoa/Bộ môn phụ trách: Kỹ thuật điện tử Giảng viên phụ trách chinh Ths Ninh Văn Thọ Email: nvtho@uneti.edu.vn GV tham gia giảng dạy: TS Ninh văn Thọ, Ths Phạm Thị Thu Hà Số tín chỉ: (39, 12, 45, 90) Số tiết Lý thuyết: 39 Số tiết TH/TL: 12 39+12/2 = 15 tuần x tiết/tuần Số tiết Tự học: 90 Tính chất học phần: Bắt buộc Học phần tiên quyết: Trường điện từ anten Học phần học trước: Cơ sở truyền tin mã hố, xử lý tín hiệu số Các yêu cầu học phần: Sinh viên có tài liệu học tập MÔ TẢ HỌC PHẦN Trang bị cho người học kiến thức tối thiểu hoá hàm logic, phương pháp biểu diễn thiết kế mạch dãy Và cuối phương pháp thiết kế dùng vi mạch (ROM, PLA, GAL, MUX ) MỤC TIÊU CỦA HỌC PHẦN ĐỐI VỚI NGƯỜI HỌC Kiến thức Hiểu kiến thức để thiết kế mạch logic: Mạch tổ hợp, mạch dãy đồng bộ, mạch dãy không đồng Thiết kế dùng vi mạch MSI LSI Kỹ Thiết kế mạch tổ hợp mạch dãy Phẩm chất đạo đức trách nhiệm Nghiêm túc, trách nhiệm, chủ động, tích cực, chăm chỉ, cẩn thận CHUẨN ĐẦU RA HỌC PHẦN Mã Mô tả CĐR học phần CĐR CĐR Sau học xong môn học này, người học có thể: CTĐT G1 Về kiến thức G1.1.1 G1.1.2 Nắm khái niệm bản, toán thiết kế đại số boole vi mạch Phân tích phương pháp tối thiểu hoá, mạch giải mã, mạch điều khiển, mạch so sánh hàm boole mạch tổ hợp thơng dụng G1.1.3 Phân tích phương pháp biểu diễn, hoạt động mạch dãy G1.2.1 Xác định phương pháp thiết kế mạch dãy không đồng mạch dãy đồng G1.2.2 Phân tích thiết kế mạch chùng vi mạch MSI, LSI G2.1.2 Xác định số toán, thiết kế tối thiểu hoá đại số boole mạch tổ hợp thông dụng Thực phương pháp biểu diễn, thiết kế mạch dãy đồng không đồng 1.4.1, 1.4.2 1.4.1, 1.4.2 2.1.1, 2.1.3, 2.1.2 2.2.1 Phẩm chất đạo đức trách nhiệm nghề nghiệp G3 G3.1.1 Rèn luyện tính chủ động học tập nghiên cứu G3.2.1 1.4.1, 1.4.2 2.1.4 G2.2.1 Phân tích thiết kế mạch dùng vi mạch MSI, LSI G3.1.2 1.4.2 Về kỹ G2 G2.1.1 1.4.1 Chủ động cập nhật công nghệ, kỹ thuật thiết kế mạch logic số Có trách nhiệm học tập để đáp ứng nhu cầu nghề nghiệp xã hội 3.1.1 3.1.2 3.2.1 NỘI DUNG MÔN HỌC, KẾ HOẠCH GIẢNG DẠY STT Nội dung Số tiết Số tiết LT TH Tài liệu học tập, tham khảo Chương 1: Đại số Boole vi mạch số Khái niệm Một số toán thiết kế 1,2,3,4 1,2,3,4 1,2,3,4 1,2,3,4 1,2,3,4 1,2,3,4 a Hệ thống báo hiệu hội đồng giám khảo b Điện áp vi mạch Thiết kế mạch dùng NAND hai đầu vào Thiết kế mạch dùng NOR hai đầu vào Chương 2:Tối thiểu hoá hàm Boole mạch tổ hợp thông dụng Tối thiểu hoá theo phương pháp đại số Tối thiểu hố dùng bảng Karnaugh a Tối thiểu hóa hàm xác định không đầy đủ Xây dựng sơ đồ dùng NOR b Dùng NAND thực hàm tổ hợp xác định đầy đủ c Thiết kế hệ hàm tổ hợp xác định khơng hoan tồn Chương 3: Mạch tổ hợp thông dụng Mở đầu Bộ giải mã BCD Dư ngược lại Mạch điều khiên ma trận hiển thị 3x5 Mạch tạo kiểm tra tính chẵn lẻ Mạch so sánh hai từ mã Chương 4: Các phương pháp biểu diễn mạch dãy Biểu diễn otomat loại Mealy Biểu diễn otomat loại Moore Xác định dãy trạng thái biết trạng thái ban đầu dãy trạng thái vào STT Nội dung Số tiết Số tiết LT TH Tài liệu học tập, tham khảo Phân tích hoạt động mạch dãy khơng đồng Điều kiện làm việc đồng không đồng 1,2,3,4 1,2,3,4 1,2,3,4 F – F Sơ đồ loại F - F Chương 5: Mạch dãy không đồng Thiết kế dùng mạch tổ hợp có hồi tiếp, RSFF không đồng bộ, T-FF Thiết kế dùng RS-FF 10 Thiết kế dùng T-FF Điều khiển bật tắt đèn Thảo luận chương 1,2,3,4,5 Bài tập chương 1,2,3,4,5 Kiểm tra 1,2,3,4 Chương 6: Mạch dãy đồng 11 Bộ cộng nhị phân thực liên tiếp 1,2,3,4 1,2,3,4 Tạo mã vòng CRC Mạch phát mã BCD đưa liên tiếp đầu 12 vào bị sai Tạo bít lẻ cho mã BCD đưa liên tiếp đầu vào Chương 7: Thiết kế dùng vi mạch MSI, LSI 1,2,3,4 Thiết kế dùng MUX 13 a Tạo hàm logic 1,2,3,4 b Dùng MUX 4-1 tạo hàm biến c Dùng MUX 4-1 tạo hàm5 biến Thiết kế dùng DEMUX, DECODER 14 a Tạo bít chẵn lẻ cho liệu dùng DEMUX mạch NAND 1,2,3,4 b Dùng DECODER mạch NOR tạo hàm logic 15 Thảo luận chương 5,6,7 Bài tập chương 5,6,7 Kiểm tra 1,2,3,4 MA TRẬN MỨC ĐỘ ĐÓNG GÓP CỦA NỘI DUNG GIẢNG DẠY ĐỂ ĐẠT ĐƯỢC CHUẨN ĐẦU RA CỦA HỌC PHẦN Mức 1: Thấp Mức 2: Trung bình Mức 3: Cao Chuẩn đầu học phần Chương Nội dung giảng dạy G1.1.1 G1.1.2 G1.1.3 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.2.1 G3.1.1 G3.1.2 G3.2.1 Chương 1: Đại số Boole vi mạch số 1 Khái niệm 2 2 Một số toán thiết kế 2 2 2 2 2 2 2 2 2 Thiết kế mạch dùng NAND hai đầu vào Thiết kế mạch dùng NOR hai đầu vào Chương 2: Tối thiểu hố hàm Boole mạch tổ hợp thơng dung Tối thiểu hoá theo phương pháp đại số Tối thiểu hoá dùng bảng Karnaugh Chương 3: Mạch tổ hợp thông dụng Chuẩn đầu học phần Chương Nội dung giảng dạy G1.1.1 G1.1.2 G1.1.3 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.2.1 G3.1.1 G3.1.2 G3.2.1 Mở đầu Bộ giải mã BCD Dư ngược lại Mạch điều khiên ma trận hiển thị 3x5 Mạch tạo kiểm tra tính chẵn lẻ Mạch so sánh hai từ mã 2 2 2 2 2 2 2 Chương 4: Các phương pháp biểu diễn mạch Biểu diễn otomat loại Mealy 2 2 Biểu diễn otomat loại Moore 2 2 2 2 2 Xác định dãy trạng thái biết trạng thái ban đầu dãy trạng thái vào Phân tích hoạt động mạch dãy không đồng Chuẩn đầu học phần Chương Nội dung giảng dạy G1.1.1 G1.1.2 G1.1.3 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.2.1 G3.1.1 G3.1.2 G3.2.1 Điều kiện làm việc đồng không đồng F – 2 2 2 2 2 Thiết kế dùng RS-FF 2 Thiết kế dùng T-FF 2 Điều khiển bật tắt đèn 2 2 2 2 2 2 F Sơ đồ loại F - F Chương 5: Mạch dãy không đồng Thiết kế dùng mạch tổ hợp có hồi tiếp, RS-FF không đồng bộ, T-FF Chương 6: mạch dãy đồng Bộ cộng nhị phân thực liên tiếp Tạo mã vòng CRC Mạch phát mã BCD đưa liên tiếp đầu vào bị sai Chuẩn đầu học phần Chương Nội dung giảng dạy G1.1.1 G1.1.2 G1.1.3 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.2.1 G3.1.1 G3.1.2 G3.2.1 Tạo bít lẻ cho mã BCD đưa liên tiếp đầu vào 2 Chương Thiết kế dùng vi mạch MSI, LSI Thiết kế dùng MUX Thiết kế dùng DEMUX, DECODER 2 2 2 PHƯƠNG THỨC ĐÁNH GIÁ HỌC PHẦN TT Điểm thành Quy định phần (Theo QĐ số 686/QĐ-ĐHKTKTCN ngày (Tỷ lệ %) 10/10/2018) Chuẩn đầu học phần G1.1.1 G1.1.2 G1.1.3 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.2.1 G3.1.1 G3.1.2 G3.2.1 Kiểm tra định kỳ lần + Hình thức: Tự luận giấy Điểm trình (40%) + Thời điểm: sau học hết chương 1,2 x x x x x + Hệ số: 2 Kiểm tra định kỳ lần + Hình thức: Tự luận giấy x x + Thời điểm: sau học hết chương x x x + Hệ số: Kiểm tra định kỳ lần + Hình thức: Tự luận giấy + Thời điểm: sau học hết chương x x x + Hệ số: Kiểm tra thường xuyên + Hình thức: Tham gia thảo luận, kiểm tra 15 phút, hỏi đáp, tập lớp x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x + Số lần: Tối thiểu lần/sinh viên + Hệ số: Kiểm tra chuyên cần + Hình thức: Điểm danh theo thời gian tham gia học lớp + Số lần: lần, vào thời điểm kết thúc học phần + Hệ số: Điểm thi kết + Hình thức: Tự luận giấy thúc học + Thời điểm: Theo lịch thi học kỳ phần (60%) + Tính chất: Bắt buộc PHƯƠNG PHÁP DẠY VÀ HỌC Giảng viên giới thiệu học phần, tài liệu học tập, tài liệu tham khảo, địa website để tìm tư liệu liên quan đến môn học Nêu nội dung cốt lõi chương tổng kết chương, sử dụng giảng điện tử mơ hình giáo cụ trực quan giảng dạy Tập trung hướng d n học, tư vấn học, phản hồi kết thảo luận, tập lớn, kết kiểm tra nội dung l thuyết m i chương Giảng viên mô tả hoạt động thực tế hệ thống cần lập trình đời sống, khoa học công nghệ Ứng dụng hệ thống lập trình từ đơn giản đến phức tạp Các phương pháp giảng dạy áp dụng: Phương pháp thuyết trình; Phương pháp thảo luận nhóm; Phương pháp minh họa; Phương pháp miêu tả, làm m u Sinh viên chuẩn bị chương, làm tập đầy đủ, trau dồi kỹ làm việc nhóm để chuẩn bị thảo luận Trong trình học tập, sinh viên khuyến khích đặt câu hỏi phản biện, trình bày quan điểm, tưởng sáng tạo nhiều hình thức khác QUY ĐỊNH CỦA HỌC PHẦN 9.1 Quy định tham dự lớp học Sinh viên/học viên có trách nhiệm tham dự đầy đủ buổi học Trong trường hợp nghỉ học lý bất khả kháng phải có giấy tờ chứng minh đầy đủ hợp lý Sinh viên vắng 50% buổi học dù có l hay khơng có l bị coi khơng hồn thành khóa học phải đăng k học lại vào học kỳ sau Tham dự tiết học lý thuyết Thực đầy đủ tập giao sách tài liệu học tập Kỹ thuật lập trình Tham dự kiểm tra học kỳ Tham dự thi kết thúc học phần Chủ động tổ chức thực tự học 9.2 Quy định hành vi lớp học Học phần thực nguyên tắc tôn trọng người học người dạy Mọi hành vi làm ảnh hưởng đến trình dạy học bị nghiêm cấm Sinh viên phải học quy định Sinh viên trễ 15 phút sau học bắt đầu không tham dự buổi học Tuyệt đối không làm ồn, gây ảnh hưởng đến người khác trình học 10 Tuyệt đối khơng ăn uống, nhai kẹo cao su, sử dụng thiết bị điện thoại, máy nghe nhạc học 10 TÀI LIỆU HỌC TẬP, THAM KHẢO 10.1 Tài liệu học tập: [1] Nguyễn Thu Vân, Thiết kế logic mạch số, NXB Khoa học Kỹ thuật, năm 2005 10.2 Tài liệu tham khảo: [2] Nguyễn Thuý Vân, Kỹ thuật số, NXB Khoa học Kỹ thuật, năm 2006 [3] Huỳnh Đắc Thắng, Kỹ Thuật số thực hành, NXB Khoa học kỹ thuật, 2006 [4] Vũ Đức Thọ, Đ Xuân Thụ, Cơ sở kỹ thuật điện tử số, NXB Giáo dục, 2003 11 HƯỚNG DẪN THỰC HIỆN Các Khoa, Bộ môn phổ biến đề cương chi tiết cho toàn thể giáo viên thực Giảng viên phổ biến đề cương chi tiết cho sinh viên vào buổi học học phần Giảng viên thực theo đề cương chi tiết duyệt Hà Nội, ngày … tháng … năm 2018 Trưởng khoa Trưởng môn (Ký ghi rõ họ tên) (Ký ghi rõ họ tên) Bùi Huy Hải Nguyễn Mai Anh 11 Người biên soạn (Ký ghi rõ họ tên) ... đồng mạch dãy đồng G1.2.2 Phân tích thiết kế mạch chùng vi mạch MSI, LSI G2.1.2 Xác định số toán, thiết kế tối thiểu hoá đại số boole mạch tổ hợp thông dụng Thực phương pháp biểu diễn, thiết kế mạch. .. số Boole vi mạch số 1 Khái niệm 2 2 Một số toán thiết kế 2 2 2 2 2 2 2 2 2 Thiết kế mạch dùng NAND hai đầu vào Thiết kế mạch dùng NOR hai đầu vào Chương 2: Tối thiểu hố hàm Boole mạch tổ hợp... CHUẨN ĐẦU RA HỌC PHẦN Mã Mô tả CĐR học phần CĐR CĐR Sau học xong môn học này, người học có thể: CTĐT G1 Về kiến thức G1.1.1 G1.1.2 Nắm khái niệm bản, toán thiết kế đại số boole vi mạch Phân tích