Thiết kế và mô hình hóa bus truyền thông tốc độ cao dùng cho các hệ thống trên vi mạch

D Ạ I H Ọ C Q U Ố C G IA H À N Ộ I TRƯỜNG ĐẠI HỌC CÔNG NGHỆ B Á O CÁO NGHIỆM THU Đ Ề TÀI cấp Dại học Quốc gia Hà Nội trường D ại học Công nghệ quàn lý (đề tà i thực nhóm nghiên cứu T h iế t kế vi mạch tích hợp, Phịng th í nghiệm mục tiêu Hệ th ố n g tích hợp thơng m inh) T h iết kế mơ hình hố bus truyền thông tốc độ cao dùng cho hệ thống vi mạch M ã số: Q C 09.15 Chủ nhiệm đề tài: T S Trần Xuân Tú ĐAI H Ọ C Q U Ố C G IA HÁ N Ộ l T R U N G TẤM T H Ị N G U n IHƯ VỊẼN ỒOObÕỠOổCt' Hà Nội, /2010 Mục lục M ụ c lụ c i D a n h m ụ c t v iế t t ắ t iii D a n h s c h n h ữ n g n g i t h a m g ia t h ự c h iệ n đ ề t i V D a n h s c h h ìn h v ẽ vi D a n h sách b ả n g viii T ó m t ắ t c c k ế t q u ả c h ín h ix S u m m a r y in E n g lis h xi G iớ i t h i ệ u c h u n g 1 H ệ t h ố n g t r ê n c h ip v c c k iế n t r ú c t r u y ề n t h ô n g t r ẽ n c h ip 1.1 Hệ th ố n g trê n m ộ t c h i p 1.2 C ác kiến trú c tru y ề n th ò n g truyền t h ố n g K iế n t r ú c t r u y ề n t h ô n g A M B A A H B 2.1 Tổng qu an hệ th ố n g bus tốc độ cao AM BA A H B 2.2 M hình m ột hệ th ố n g A M BA A IIB '2.3 H oạt động c ủ a hệ th ố n g AM BA A H B 13 2.4 C ác chế độ tru y ền thông củ a bus AM BA A H B 14 .11 2.4.1 T h ô n g b áo q u trìn h truyền củ a đơn vị chủ b u s 17 2.4.2 P hàn ch ia m ột q u (rình t r u y ề n 17 2.5 H oạt động p h ân x b u s 19 2.6 P hản hồi truyền đơn vị t 20 M Ụ C LỤC ii T h i ế t kế v m h ì n h h o h ệ t h ố n g b u s A M B A A H B 3.1 3.2 3.3 25 Bài toán th iế t k ế 25 3.1.1 M hình phân quyền củ a phân xử b u s 29 3.1.2 M hình giao tiế p giừa đơn vị chủ bus lõi I P 30 3.1.3 M hình giao tiếp đơn vị tớ lõi IP 31 Đơn vị chủ b u s 32 3.2.1 C ác tín hiệu đơn vị chủ b u s 32 3.2.2 M áy trạ n g thối U1Ô t ả h oạt động củ a đơn vị chủ b u s 35 Dơn vị tứ 39 “Ỉ.3.1 C ác tín hiệu trôn đơn vị t 39 3.3.2 3.4 3.5 M áy trạ n g th m ó tả hoạt động củ a đơn vị t 42 B ộ phân x 46 3.1.1 C ác tín hiệu c ủ a phân x 46 3.4.2 M áy trạ n g th i m ô tả hoạt động b ộ p h â n xứ 47 B ộ giải m ã địa b ộ phán k ê n h 49 3.5.1 Bộ giải m đ ịa chí 49 3.5.2 Bộ phân kênh từ dơn vị chủ bus đ ến đơn vị t 50 3.5.3 Bộ phân kênh từ đơn vị tớ đến bus c h ủ 50 M ô h ìn h h o , k iể m c h ứ n g v t h ự c t h i t h i ế t kế 53 4.1 Phương p h p m ỏ hình hố, m ó kiểm c h ứ n g 53 4.2 M ô kiểm chứng inn h ì n h 56 1.2.1 Kiểm tra h o t động truyền th ô n g đơn giản củ a m hình 1.2.2 Kiểm tra h o t động truyền khối có phản hồi tHiYầi 4.3 56 58 Đ ánh giá hộ thống sau thự c th i phần c ứ n g 63 K ế t lu ậ n v đ ị n h h n g t i ế p t h e o 69 T i liệ u t h a m k h ả o 71 Danh mục từ viết tắ t T v iết t ắ t M ô tả ADC Analog-Digital Converter AHB AMBA AFB ASB ASIC Advanced High-performance Bus Advanced Microcontroller Bus Architecture AXI DAC Advanced extensible Interface Digital - Analog Converter Deep Submicron Digital Signal Processing DSM DSP FPGA HDL IC IOB IP LCD LƯT NoC RTL P&R RAM ROM RTL Advanced Peripheral Bus Advanced System Bus Application-Specific Integrated Circuit Field-Programmable G ate Array Hardware Description Language Integrated Circuit Input/O utput, Buffer Intellectual Property Liquid Crystal Display Look Up Table Nctwork-on-Chip Register Tranfer Level Placc & Route Random-Access Memory Read-Only Memory Register Transfer Level SoC SPI System-on-Chip Serial Peripheral Interface ƯART Universal Asynchronous Receiver/IVansmitter DANH T v iế t t ắ t M ô tả VHDL VHSIC VHSIC HDL Very High Speed Integrated Circuit M ực C Á C T Ừ V lẾ T T A T Những người tham gia thực Dề tài th ự c bời nhóm nghiên crtu T hiết kế vi m ạch tích hợp VSD {VLSL System s Design) tạ i P hịng th í nghiệm m ục tiêu Hộ thống tích hợp thơng m inh Trường Dại học C ông nghệ D anh sách liệt kc th àn h viên tro n g nhóm thực dề tài Iiọc hàm, học vị Cơ quan cõng tác Trần Xuân Tú Phan Hải Phong Trần Văn Iluấn Tiến sỹ Thạc sỹ Cử nhân Trường DII Công nghệ Trường ĐH Khoa học Hue Trường DH Công nghộ Nguyỗn Văn Miên Bùi Duy Hiéu Học viôn cao học Cử nhân Trường ĐH Công nghệ Trường DM Cơng nghộ STT Họ tên Danh sách hình vẽ 1.1 Mõ hình hệ thống chip 1.2 Kiến trú c két nối tro n g hộ thống trẽ n c h ip 1.3 Mơ hình bus pliân tầ n g 2.1 Mơ hình vi điểu khicn có sử dụng bus AH B A P B [A M B A spccị 10 2.2 Kiến tr ú r bus AM BA A IỈB ỊAM BAspecỊ 12 2.3 Q trìn h truyền thơng bản, khơng có trạ n g th đợi trốn bus AM BA A H B 14 I Q uá trình truyền thõng bản, có trạ n g thối đợi trẽn bus A M BA A IIB 2.5 Anh hựông trạ n g th đợi đến p h a đ ịa q u trin h tru y ền tiếp 15 th e o 15 2.6 Truyền khối tăn g với nhịp 17 2.7 Minh hoạ p h ản hồi truyền E R R O R 22 '2.8 Minh hoạ phản hồi truyền R E T R Y 22 'ỉ.l P latform hệ thống trôn chip CoM oSy 26 3.2 Kiến trú c hệ thống bus A M ỉ xây dự ng 27 3.3 G iao tiế p dơn vị chủ bus lõi IP 30 'M G iao tiế p đơn vị tớ lõi IP 31 •5.5 Các tín hiệu trơn đ(in vị chủ bus (hav gợi bus m a ste r w rap­ per) [Trail lOcliũỊ .32 'ỉ.(> Sơ đ m áy trạ n g thái cùa đơn vị chủ b u s 36 3.7 G iản đồ xung niinli hoạ q uá trình truvền S P L IT trẽn (lơn vị chu bus 38 3.8 G iản đ è xung m inh hoạ q uá trìn h truyền R E T R Y tròn đơn vịchủ bus 39 3.9 Các till hiệu tròn đơn vị lớ (liay gọi bus slave w rapper) Trail lođai 3.10 Sơ đị máy tra il” í hái rũ a đơn vị tớ 43 3.1 I Cỉiản đồ xung m inh họa q u trìn h truyền RKTRY dơn vị tớ 45 vi 40 D A N H S Á C H H ÌN H V Ẽ vii 3.12 G iản đ xung m inh họa q u trìn h truyồn S P L IT đơn vi tớ 45 3.13 C ác tú i hiệu v o /ra c ủ a phân xử b u s 46 3.14 Sơ đồ m áy trạ n g th i củ a phân x 48 3.15 Bộ giải m ã địa c h ì 50 4.1 Môi trư ờng m õ kiổm tra th iết kế 54 1.2 Q uy trìn h m hình hố kiém chứng thực thi ph ần cứng 55 4.3 D ạng sóng th u thự c q uá trin h truyền khối tăng n h ịp .57 4.4 D ạng sóng th u thực trình truyền khối tăn g nhịp .58 1.5 D ạng sóng th u thự c q u trìn h tru y ền có p h ả n hồi R E TR Y từ dơn vị tở 59 ■1.0 D ạng sóng th u dược thực hiệu q trìn h truyền có p h ản hồi S P L IT lừ đơn vị tớ 60 4.7 D ạng sóng th ự c q trìn h truyền có phản hồi E R R O R 62 1.8 T inh bình sử d ụ n g kiểu tài nguyên ph ần cứng từ n g khối chức n ă n g 66 Danh sách bảng 2.1 Các kiểu truyền khối bus AM BA AH B hỗ t r ọ ' 16 2.2 Các Ihông báo q u trình truyền thơng hệ th ố n g bus AI IB 2.3 P hản hồi truyền từ đơn vị tớ 4.1 Số lượng phần cứng nhúng sử dụng tro n g hộ thống b u s 64 4.2 SỐ lượng tài nguyên phần cứng đ ã sử d ụ n g 65 13 Hiệu tài nguyên phần cứng sa u tối ưu hiệu n ă n g 66 ‘21 viii 18 Tóm tắ t kết đề tài Trong thời gian thự c hiộn đề tà i nhóm nghicn cứu th u nhiều kct q uả khả quan, đ p ứng đề cương đề x u ấ t thự c đề tài Sau m ột số kết q u ả đề tài: • K ế t q u k h o a h ọ c công nghệ: - Tài liộu kỹ th u ậ t với nội dung bao gồm tổng quan hộ thống trôn chip kiến trú c tru y ền thông chip tại, khái niệm hộ thống bus tiên tiến AM BA ÀH B, nội dung cụ th ể th iế t kế, m ô th ự c th i hệ thống bus AM BA AHB với đơn vị chủ bus đơn vị tớ; tà i liệu có th ể sử dụng cho nghiơn cứu sau q u trìn h đ tạ o th iế t kế VLSI A S IC /F P G A hay hộ thống trôn chip - T h iế t kc th ự c th i th n h công hộ thống bus AM BA AHB Hệ thống bus tru y ền thơng AM BA AHB sử dụng để p h t triển hệ th ố n g chip cho ứng dụng vừa phải với đơn vị chủ bus dơn vị tớ, có th ể ghép nối với lõi IP m ột cách dễ dàng nhờ tích hợp giao diện hệ thống bus lõi IP Số lượng đơn vị chủ bus đơn vị tớ có th ể thêm bớt m ộ t cách dễ d an g m không cần th ay đổi nhiều th iế t kc nhờ tín h m ô-đun h o cao tro n g th iế t kế hộ thống bus - M ột đ ăn g kỷ yếu hội nghị quốc tế chuyên ngành th iế t kố vi m ạch (IE IC E VLD 2010 O kinaw a, N h ậ t Bản) • K ế t q u ả v ề đ o tạ o : - M ột luận văn th c sỹ (học viên P h a n Hải Phong, K M D , trường Dại học C ông nghệ - bảo vệ thành cơng có định cơng nhận học vị, công tác Trường Đại học Khoa học ĩỉuế ) 0,5 tháng Nghiệm thu đề tài 18 P h ân b ổ k in h p h í TT Kinh phí Nội dung (VND) Xây dựng đề cương chi tiết 1.000.000 Thu thập viết tổng quan tài liệu 4.000.000 Thu thập tư liệu (mua, thuê) 0 0 0 X lý tài liệu tham kháo 1.000.000 Viết tổng quan tư liệu l 000.000 Điều tra, khảo sát, thực nghiệm, thu thập số liệu, nghiên cửu Chi p h í tàu xe, cơng tác p h í Chi p h í thuê mướn Chi p h í hoạt động chuyên môn 6 0 0 0 Thuê, mua sắm thiết bị, nguyên vật liệu Thuê trang thiết bị Mua trang thiết bị Mua nguyên vật liệu, cây, Viết báo cáo khoa học, nghiệm thu 6.400.000 Viết báo cáo 1.000.000 Hội tháo 4.400.000 Nghiệm thu Ị.000.000 Chi khác 1.600.000 Mua văn phòngphâm , tài liệu, in ân, photocopy, Quản lý phí 16.000.000 0 0 0 0 Tổng kinh phí 29.000.000 19 T ài liệu th a m k h ảo đ ể v iế t đ ề cư n g Tài liệu Tiêng Việt Tài liệu nước [1] E Larsson Introduction to A dvanced System -on-C hip Test D esign a n d Optimization Springer Publisher, February 2005 [2] R Rajsuman System -on-a-C hip: Design a n d Test Artech House Publishers, June 2000 [3] A R M Architecture R eference M anual ARM Corporation, 1996-2000 Ngày 20 tháng 06 nám 2008 Chủ trì đề tài Ngày 20 tháng 06 năm 2008 Chù nhiệm Khoa TS Trần Xuân Tú Ngãv 20 tháng 06 năm 2008 Phê duyệt Trường Đại học Công nghệ ISSN 13-568b « ^ ÍĨ« (IE IC E Technical Report) Vol 109 No 462 IE IC E Technical Report VLD2009-99 - VLD2009-129 VLSI VLSI Design Technologies 2010 Ẹ3 R 10 a- 12 s March 10-12, 2010 EiC “ T h e I n s titu te o f E le c t r o n ic s , In fo rm a tio n an d C o m m u n ic a tio n E n g in e e rs http://www.ieice.org/ m m ĩH i r m r m - s 1-1 X CONTENTS L VLSI ắ ^ ẵ t t ỉ í í ĩ ] ! V L S I Design T e c h n o lo g i e s ■, T i ti „ V ') -J > Ý • S íỉ in ^ i t í — a H iu tl (1) V I D 0 - 9 'J'5? LCDKMKlHtHI 'M i / y /v n 7,'£1*1»]^) H M ì' T ủ h •> "Ả3? u I a n u r-p • W P tt- • ' + *> tìm V) m W r x L k ' te SI • 'k J| m Ẹ- • X K SiíS > - - ĩ' (2) V I I) 0 - 100 A n alo g M ac ro l a y o u t G e n e tio n B a se d o n R e g u la r H ulk S tr u c tu re Bo "I ana (3) Qing Dong • Jing Li ' Shieeioshi Nakataki' V I I) 200 101 « -7 7, u , > IL I- tzi-^11 V • 'M il 14) I ni\ of Kilakyushu Kỉ a • • t- íÊ - n ĩĩâ .ụ 1, ỈHIIII V u '/ 7 ) l f / i U t d ĩá tííỉtl - I- •>x r t D â l ầ b t f jfc «7 ỉĩB iiS t ■ 'iCic/JST (It.’g (13) V L I ) 0 — 111 ifỉ Ố-IE ị ệ ĩ é : «lll»Siố (III M ỡ > 5''f*Ơ#r ớO ôftEf:oi ằ'C 73 ? i #IE I# t2 ifrê i* > í**> V i u 0 — 112 1)t-lay Analysis of Sub - Path on I- abricatcd Chips by Several Path - delay T e s ts 7!) Takanobu Shiki • Yasuhiro Takashima Univ o f K ita k y u s h u Y u ic h i Nakamura NEC •15) V U ) 2009 — 113 i > w m n t j A t f x * n * - m n v } W - !* z z s m n w f t 85 *U *i!i • 'Mil ♦In) »■ miềB r k • • ftffifttfe • V 1) 0 - 114 M T C M O S l& ]fò Ỳ f» lffll f z * > * >-f • ? U ‘ / i r7 — t -r Í > y|nlKW> •■■■■••■•• 4! 'M il (in ô!i ã K E H i ltS • t & V ế S h a VI.ỉ ) 2009— 115 U J - * * I- * f c Ỳ « « « « # 'W r k ) * H i - feô*st^ôl ã H ffH itfi 'i l T i l , L* - 'f O f-tf; 97 'ĩi V I I) 0 — 116 I l l W S ^ s p n j x < , + >• » ? n , # - < n m v m # u io:t ^m x-r.] • t t * - * ã * * ô Ê 7 !• * - i í t t í fas fỉẾl To that, two wrappers have been developed in H ig h -p e rfo rm a n c e thi-' p ro p o sed tin s a rc h ite c tu re a s a sim p le in te rfa c in g m u lti-m a s te r a n d h ig h b a n d w id th c o m m u n ic a tio n : nnrl i m e th o d b e tw e e n b u s sy s te m a n d I P co res, o n e w p p e r for a ls o o p e te s on a sin g le clock edge, u s u a lly u si’d lor hiiỉị b u s m a s te r a n d o th e r for b u s slav e p e rfo rm a n c e d e s ig n s Ittl T h e p ro p o se d b u s a r c h ite c tu r e b a s in g on th e AM BA B us '.AH 15) r*gh«>t*form*nc* ARM c o r p s e / ! AMii spucifu-aiion IS iv a li/ 1-đ UHÍ11K V H D L la n g u a g e, sim ir ImU-H a n d v e rifie d u s in g M odelS im (M e n to r G p h ic s) I t IS I d a tio n Suite to o lk it (X ilinx) T h e e s tim a te d p e rfo rm a n c e o f DMAtna "ằô1 h er sig n a ls are grou p ed into a d d re ss/d a ta sig n a ls group F ig u r e : F S M o f b u s m a s te r w rap p er At th e in te rfa c e w ith b u s a r c h ite c tu r e , ih e in p u t/o u u t s i p n a if a r c t h e s a m e a s d e s c rib e d in th e A M B A A H B B u s s l a v e w r a p p e r s p e c ific a tio n As the bus m aster wrapper, bus slave wrapper Is « HBUSREO d e s ig n e d to s u p p o r t b u s p ro to co l a n d IP core protocol e s ta b lis h e s th e c o rre s p o n d e n c e b e tw e e n IH co re 's h