Thiết kế mạch đếm sản phẩm dùng Vi Điều Khiển 8051, chương 9

PHẦN II THIẾT KẾ,THI CÔNGVÀ CHƯƠNG TRÌNH Chương 9: THIẾT KẾ, THI CÔNG PHẦN CỨNG Sau phân tích mô hình hệ thống vi xử lý chúng em bắt đầu vào tính toán giá trị thực tế hệ thống hoạt động Việc tính toán lựa chọn phải dựa lý thuyết linh kiện thông dụng thị trường Mặc dù phần cứng hệ thống thay đổi phần mềm thay đổi làm cho hệ thống có khả hoạt động cách linh hoạt thiết kế phần cứng phải cân đối cho phần mềm không phức tạp I KẾT NỐI 8051 VỚI BỘ NHỚ VÀ CÁC IC NGOẠI VI : Kết nối nhớ chương trình bên ngoài: Bộ xử lý IC 8051 với tần số làm việc 12 MHz Chân 18, 19 8051 nối với thạch anh (cũng thay thạch anh tín hiệu xung clock) Bộ nhớ ROM cho phép tín hiệu PSEN\ Hình sau mô tả cách nối nhớ Eprom với 8051: Port EA 8051 ALE Port2 PSEN D7 - D0 D 74373 Q G EPROM A7- A0 A15 -A8 0E\ Kết nối nhớ liệu ngoài: Bộ nhớ Ram cho phép ghi/ đọc tín hiệu điều khiển WR\ RD\ 8051 có lệnh truy xuất liệu nhớ liệu MOVX dùng trỏ 16 bit (DPTR) R0 R1 xem ghi địa Kết nối bus địa bus liệu RAM 8051 giống EPROM Ngoài ra, RD 8051 nối tới chân cho phép xuất (OE\ ) Ram chân WR nối tới chân ghi (WR\) Ram D7 - D0 Port EA D 8051 Q 74373 G ALE RAM A7- A0 A15 -A8 0E WR Port2 RD 3.Kết nối mạch giải mã: *Hình thành mạch giải mã địa dựa bảng đồ nhớ sau: IC Ro m 8K A A A A A A A A A A A A 15 14 13 12 11 10 0 0 0 0 0 0 0 1 1 1 1 Ra m 8K 0 0 1 1 1 825 0 0 0 A A A 1 A hex 0 0000 H 1FFF H 0 0 0 0 2000 1 1 1 1 H 3FFF H 0 0 0 0 4000 1 0 0 0 825 0 1 1 0 0 0 0 0 0 0 0 1 H 4003 H 0 0 0 0 6000 0 0 0 1 H 6003 H Tuy nhiên thời điểm có IC nhớ truy xuất nên dùng đường địa A13, A14, A15 để phân biệt Lấy A15, A13, A14 nối tới đầu vào IC giải mã 74138 (A,B,C) Các ngõ Y0, Y1,Y2, Y3 nối tới CE Rom,Ram, CS 8255 Khi Yi = IC chọn: A13, A14, A15 = choïn Rom A13 = 1, A14, A15 = choïn Ram A13 = 0, A14 = 1, A15 = choïn 82551 A13 =1, A14 = 1, A15 = chọn 82552 Kết nối mạch chốt: -Chân ALE (chân 30) 8051 kết nối với chân G 74373 Các đường Port0 nối với đường từ Do đến D7 74373 Các đường tín hiệu (Q0Q7 ) 74373 đường port (P2.0 P2.7) nối tới đường địa ROM RAM (A0 A12 ) đường liệu từ port nối tới đường liệu ROM RAM, 8255 (D0 D ) -Trong chu kỳ máy có xung ALE Khi ALE mức logic cao (G = 1) OC\ = (0) ngõ Qo  Q7 tương ứng với ngõ vào D, thay đổi ngõ vào ảnh hưởng đến ngõ ra, lúc Port tương ứng đường địa Ao  A7 Khi ALE xuống mức thấp (G = 0), ngõ Q giữ nguyên trạng thái trước bất chấp ngõ vào D, lúc đường Port tương ứng đường liệu Do  D7 *Tín hiệu PSEN\ 8051 (chân 29) nối tới 0E Rom Các đường (RD,WR) nối đến RD, WR Rom 8255 Do muốn xếp chồng nhớ nên cho tín hiệu RD\, PSEN 8051 qua cổng AND (dùng cổng NAND 74132) đưa tới OE\ Ram *Hình thành công tắc lưạ chọn Rom A, Rom B: - Sơ đồ nguyên lý công tắc lựa chọn: (Sơ đồ nguyên lý mạch điều khiển) - Nguyên lý hoạt động công tắc lựa chọn sau: Bất cho phép truy xuất Rom (ngõ vào chân cổng OR xuống mức logic [0]) ngõ công tắc lựa chọn A B xuống mức logic [0] Rom A hay B truy xuất -Khi SW1 nối tới B, ngõ cổng NAND (U9A) = 1 ngõ cổng OR (U8A) = 1, Rom A không chọn Đồng thời đó, ngõ cổng NAND (U9B) = 0, A13, A14, A15 = ngõ cổng OR (U8B) =  Rom B chọn Ngược lại, công tắc chuyển sang A Rom A truy xuất II THIẾT KẾ MẠCH RESET: Khi công tắc chuyển từ A sang B ngược lại reset toàn lại hệ thống PC = 0000H Bởi làm việc Rom A, PC khác 0000H, chuyển sang Rom B  PC bắt đầu địa khác 0000H  làm sai chương trình Vì mạch reset đồ án bao gồm reset từ chuyển công tắc chọn Rom, reset từ đưa tới (nếu kết hợp với mạch khác), reset bắt đầu chương trình đếm sản phẩm reset nguồn cung cấp yếu Sơ đồ nguyên lý mạch reset sơ đồ nguyên lý mạch điều khiển Mạch reset từ việc chọn Rom: Mạch tạo cổng nand, IC 74221, cổng OR7432 cổng OR kết hợp với reset khác sơ đồ chân bảng thái 74221 sau: Sơ đồ chân SN 74221: Bảng trạng thái 1A 1B Clr 1Q 2Q Cset Reset 74221 Vcc Reset Cset 1Q\ 2Q\ clr 2B 2A INPUT clear A L X X H X X H L  H  L Qua bảng trạng thái: B X X L  H H OUTPUT Q Q L H L H L H - Khi chân clear mức logic cao, A mức logic thấp chân B chuyển trạng thái từ mức logic lên ngõ Q (ngược lại với Q\) - Khi chân clear mức logic cao, B mức logic cao chân A chuyển trạng thái từ mức logic xuống thì 74211 tạo xung dương ngõ Q Quá trình reset thực sau: Khi SW chuyển sang B, ngõ cổng NAND (U9A) từ lên 1 chân B của74211 (U10B) từ lên 1, A =  có xung ngõ Q  ngõ cổng OR lên dẫn đến RST = hệ thống bị reset: đèn reset (D4 sáng) Khi chuyển công tắc sang A, ngõ cổng nand (U9A) từ xuống 0chân A 74221 từ xuống 0, B =  có xung ngõ Q 74211 (U10A)  mạch bị reset Reset nút nhấn: Khi nhấn nút, chân cổng nand U2A nối mass ngõ = 1, reset (RST) = 1, hệ thống bị reset (đồng thời chân lại cổng nand giữ mức cao) Khi kết nối với mạch điện khác, mạch điện khác reset mạch điện qua header (JP8) Sự tác động thông qua ngắt dẫn Q3 C828 Khi Q3 dẫn (có tác động bên ngoài), ngõ cổng nand (U2A) = 1, ngõ cổng OR = 1, RST = 1, hệ thống bị reset Reset nguồn cung cấp yếu: Các IC số hoạt động tốt nguồn cung cấp ổn định Khi điện áp nguồn yếu, IC hoạt động hỗn loạn, hiển thị nguồn cung cấp gây trường hợp mạch hoạt động sai mà nguyên nhân Trên mạch điện này, điện yếu led xanh (D 7) sáng lúc mạch bị reset nguồn cung cấp ổn định, nguồn ổn định led đỏ (D8) sáng Quá trình reset thực dựa ngắt dẫn transistor kết hợp với cổng Nand 74132 Nguyên lý hoạt động mạch reset sau: - Khi điện yếu (VH < 3,7 Volt), Zener (D5, D6) không dẫn  Q5 không dẫn, ngõ cổng Not (cổng nand 74132) = 0, Q6; không dẫn, Q7 dẫn (led xanh sáng), Q8 dẫn chân cổng nand (U2A) bị nối mass, mạch bị reset - Khi nguồn cung cấp đầy đủ, D5;D6 dẫn, Q5 dẫn, Q6; Q7 không dẫn, Q9 dẫn led đỏ sáng  mạch hoạt động bình thường Tính toán giá trị điện trở phân cực cho transistor nguồn cung cấp yếu: Vì mạch sử dụng transistor làm việc trạng thái bão hòa nên điều kiện transistor hoạt động trạng thái là: IB > ICSAT ; VBESAT =0.8V ; VCESAT =0.2V ; Trong mạch Reset có dùng 74HC132 (cổng NAND ) có thông số sau: VIH(MIN) : Điện áp ngõ vào thấp mức [ 1] VIL(MAX) : Điện áp ngõ vào cao mức [0 ] VOH(MIN) : Điện áp ngõ thấp mức [ ] VOH(MIN) : Điện áp ngõ cao mức [ ] VIH(MIN) = 3.5 (V) VIL(MAX) = (V ) VOH(MIN) = 4.9 (V ) VOH(MAX) = 0.1 ( V ) Tính toán giá trị: Transistor Q1 (C828 ): LED CESAT C + Chọn dòng qua LED 10mA + Chọn RC = 220   I CSAT   RC    0.2  0.013mA  13mA 220  I CSAT  x VOH + Choïn  = 40   0.2  280 10.10   VBESAT RB  40  RB  (4.9 0,8 ) 13.10  RB < 12,6k Choïn RB = R5 = 10k Transistor Q2 (A564 ):  I CSAT  VCC  VLED  VECSAT RC + Chọn dòng qua led 10mA  Choïn RC = 220  +  RC    0.2  280 10.10   I CSATtt  I LEDtt    0.2  0.013 A  13mA  15mA 220 Chọn  = 40 , điều kiện bảo hòa:  IB > ICSAT   V CC  V EBSATt  V OL  I SATtt RB  RB   (V CC  V EBSATt  V OL ) 40 (  ,8  ,1)   12 ,5 K  I SATtt 13 Choïn RB = R7 = 10K 3.Transistor Q4: (C828 ) + Chn  = 40 + Chọn dòng qua led 10mA  RC    0.2  280 10.10   I CSATtt   I CSAT  VCC  VLED  VCESAT RC  ChoÏn RC = 220   0.2  13mA 220  10  Mà điều kiện bão hòa laø: IB > IcSAT  VOH  VBESAT 4.9  0.8  12,61K  I CSAT  RB  40  RB 13  Choïn RB = R19 = 10k Transistor Q5 (C828): + ChoÏn  = 40 + Chọn dòng IC =10mA RC   0.2 VCC  VCE   480 10.10  IC  Rc =1K +  IB > IcSAT  VCC  VD  VD  VBESAT VCC  VCESAT  RB RC RB     40  VCC  VD5  VD   RC VCC  VCESAT 5  0.7   0,8   0.2  4.17 K  Choïn RB < 4.17K, lấy RB (R21) l biến trở 20K để điều chỉnh cho xác Transistor Q6 (C828 ): +Chọn  = 40 +Mà điều kiện bão hòa là: IB > IcSAT , choïn Rc = 1K  VOH  VBESAT VCC  VCESAT  RB RC RB  40 4.9  0.8   34,16 K 5  0.2  Choïn RB = R24 = 10 k 6.Transistor Q7 ( A 564 ): +Choïn  = 40 + Chọn dòng qua led 10mA RC  VCC  VLED  VECSAT   0.2   280 I LED 10.10   ChoÏn RC =330 I LEDtt  VCC  VLED  VECSAT RC + Mà điều kiện bão hòa là: IB > IcSAT  VCC  VOL  VEBSAT VCC  VLED  VECSAT  RB RC RB   (VCC  VEBsat  VOL ) RC 40  (5  0,8  0,1)  330   19,325K VCC  VLED  VECsat   0,2  Choïn RB = R25 = 7,5 K 7.Transistor Q8 (C828 ): Choïn  = 40  VCC  VBESAT VCC  VCESAT  RB RC + Mà điều kiện bão hòa là: IB > IcSAT + Choïn RC = 1k 40   0.8  0.2  RB  RB  40  4.2  35 K 4.8  ChoÏn RB = R27 = 15 K 8.Transistor Q9 ( A 564 ): +Chọn  = 40 + Chọn dòng qua led laø 10mA RC  (VCC  VCESAT  VLED )  0,2    280 10 103 I LED  Chn RC =220 Vậy dòng qua led thực tế là: I LEDtt  VCC  VLED  VECSAT   0.2   13mA RC RC + Mà điều kiện bão hòa là: IB > IcSAT  (VCC  VEBsat  VOL ) VCC  VLED  VECsat  RB RC  40 (5  0,8  0,2) x220  12,57K   0,2 Choïn R28 = RB =10 k ... Vì mạch reset đồ án bao gồm reset từ chuyển công tắc chọn Rom, reset từ đưa tới (nếu kết hợp với mạch khác), reset bắt đầu chương trình đếm sản phẩm reset nguồn cung cấp yếu Sơ đồ nguyên lý mạch. .. cấp yếu Sơ đồ nguyên lý mạch reset sơ đồ nguyên lý mạch điều khiển Mạch reset từ vi? ??c chọn Rom: Mạch tạo cổng nand, IC 74221, cổng OR7432 cổng OR kết hợp với reset khác sơ đồ chân bảng thái 74221...2 Kết nối nhớ liệu ngoài: Bộ nhớ Ram cho phép ghi/ đọc tín hiệu điều khiển WR\ RD\ 8051 có lệnh truy xuất liệu nhớ liệu MOVX dùng trỏ 16 bit (DPTR) R0 R1 xem ghi địa Kết nối bus địa