Một số mạch-vi mạch cần cho Robot .chương 6 .Mạch giải mã

Mạch giải mã 1. Định nghĩa mạch giải mã Mạch giải mã là mạch là mạch logic có nhiều đầu vào A i và nhiều đầu ra Fj , trong đó, một hoặc một số đầu ra Fj nào đó sẽ có mức logic 1 ứng với một tổ hợp tín hiệu nhất định trên các đầu vào A i , th-ờng gọi là các đầu vào địa chỉ. 2. Phân loại Có một số mạch giải mã th-ờng dùng nh- sau: - Giải mã từ nhị phân sang thập phân (giải mã 2 10). - Giải mã từ BCD sang thập phân. - Giải mã từ nhị phân sang ma trân chỉ thị. - Giải mã từ BCD sang ma trận chỉ thị. ở đây, ta chỉ xét đến mạch giải mã 2 10, là loại mạch giải mã thông dụng nhất. 3. Mạch giải mã 2 10 GIải mã Ai Fj Giải mã 2-10 A 0 A 0 A 1 A 1 A k-1 A k-1 F 0 F 1 F N-1 Hình IV.3.1 Bộ giải mã 2- 10 Giả sử có nhóm mã k chữ số hệ 2, N= 2 k là số tổ hợp mã có đ-ợc. Trên hình IV.3.1 biểu diễn một bộ giải mã 2-10 có 2k đầu vào ký hiệu từ A 0 , A 0 đến A k-1 , A k-1 và N đầu ra ký hiệu từ F 0 đến F n-1 . Có thể thấy rằng, mỗi đầu ra F i sẽ nhận một giá trị logic 1 ứng với một mintec m i xác định của k biến đầu vào. Các đầu ra còn lại đều có giá trị logic 0. Nh- vậy, mạch giải mã 2-10 có tính chất của một hàm AND, và một cách có thể biểu diễn bộ giải mã bằng bộ ph-ơng trình sau: F 0 = A k-1 .A k-2 A 1 .A 0 F 1 = A k-1 .A k-2 A 1 .A 0 F N-2 = A k-1 .A k-2 A 1 .A 0 F N-1 = A k-1 .A k-2 A 1 .A 0 Ngoài hệ ph-ơng trình trên, ng-ời ta còn có thể sử dụng một dạng khác gọi là bảng chân lý của mạch để biểu diễn mạch giải mã. Để minh hoạ, chúng ta xét mạch giải mã 2-10 có ba biến đầu vào. Bộ giải mã này có bảng chân lý nh- sau: Đầu ra A 2 A 1 A 0 F 0 F 1 F 2 F 3 F 4 F 5 F 6 F 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 Có thể thiết kế mạch giải mã này theo sơ đồ nh- trên hình IV.3.2. Về ph-ơng diện kỹ thuật, ng-ời ta th-ờng thực hiện các phần tử AND trên hình IV.3.2 theo ph-ơng pháp RDL (Resistor Diode Logic) nh- trên hình IV.3.3. Dạng kết cấu nh- trên hình IV.3.3 gọi là dạng kết cấu ma trận vuông. Số phần tử AND độc lập với nhau là 2 k , do đó, số diode cần dùng là: Q= k.2 k F 7 = A 2 .A 1 .A 0 F 6 = A 2 .A 1 .A 0 F 5 = A 2 .A 1 .A 0 F 4 = A 2 .A 1 .A 0 F 3 = A 2 .A 1 .A 0 F 2 = A 2 .A 1 .A 0 F 1 = A 2 .A 1 .A 0 R +U F 7 F 6 F 5 F 4 F 3 F 2 F 1 F 0 . Mạch giải mã 1. Định nghĩa mạch giải mã Mạch giải mã là mạch là mạch logic có nhiều đầu vào A i và nhiều đầu ra Fj , trong đó, một hoặc một số đầu. thị. ở đây, ta chỉ xét đến mạch giải mã 2 10, là loại mạch giải mã thông dụng nhất. 3. Mạch giải mã 2 10 GIải mã Ai Fj Giải mã 2-10 A 0 A 0 A 1 A 1 A