Kiến trúc microservices và hệ thống quản lý đấu giá quảng cáo trực tuyến

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI TRẦN HẢI THIẾT KẾ BỘ PHÁT HF SỬ DỤNG PHƯƠNG THỨC ĐIỀU CHẾ SSB NỀN TẢNG FPGA/DSP LUẬN VĂN THẠC SỸ KỸ THUẬT CHUYÊN NGÀNH: KỸ THUẬT VIỄN THÔNG HÀ NỘI – 2019 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI TRẦN HẢI THIẾT KẾ BỘ PHÁT HF SỬ DỤNG PHƯƠNG THỨC ĐIỀU CHẾ SSB NỀN TẢNG FPGA/DSP Chuyên ngành: Kỹ thuật viễn thông Mã số: CB160148 LUẬN VĂN THẠC SỸ KỸ THUẬT CHUYÊN NGÀNH: KỸ THUẬT VIỄN THÔNG NGƯỜI HƯỚNG DẪN KHOA HỌC PGS.TS ĐỖ TRỌNG TUẤN HÀ NỘI - 2019 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 LỜI CAM ĐOAN Tôi xin cam đoan luận văn cơng trình nghiên cứu cá nhân tơi, thực hướng dẫn PGS.TS Đỗ Trọng Tuấn ASELAB Với mục đích tiến thêm đường học tập nghiên cứu nên tham gia khóa học Thạc sỹ Viện điện điện tử Viễn thơng ngành Kỹ thuật điện tử Để hồn thành luận văn, tơi có tham khảo tài liệu liệt kê cuối luận văn, cam đoan khơng chép ngữ nghĩa tồn văn cơng trình nghiên cứu luận văn người khác Những số liệu nghiên cứu có tham khảo tơi rõ nguồn trích dẫn danh mục tài liệu tham khảo Ngồi kết q trình nghiên cứu cam đoan chưa công bố cơng trình nghiên cứu từ trước tới Hà Nội, 10 tháng 11 năm 2019 Học viên Trần Hải Trang Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 LỜI CẢM ƠN Trong toàn q trình học tập nghiên cứu cao học khóa thạc sỹ kỹ thuật ngành Kỹ thuật điện tử nói chung trình làm luận văn với đề tài “Thiết kế phát HF sử dụng phương thức điều chế SSB tảng FPGA/DSP” nhận bảo giảng dậy tận tâm với nhiều kiến thức mở rộng, nâng cao mà Thầy cô trao chuyền Với đề tài luận văn nghiên cứu “Thiết kế phát HF sử dụng phương thức điều chế SSB tảng FPGA/DSP”, để hồn thành tơi nhận giúp đỡ bảo động viên khuyến khích vơ q báu to lớn Thầy PGS.TS Đỗ Trọng Tuấn toàn thể thành viên ASELAB Tơi xin bảy tỏ lịng kính trọng biết ơn sâu sắc PGS.TS Đỗ Trọng Tuấn toàn thể ASELAB nhận hướng dẫn tốt nghiệp cho Tôi xin chân thành cảm ơn Lãnh đạo trường Đại học Bách Khoa Hà Nội nói chung Viện Điện tử - Viễn thơng nói chung mở môi trường học tập nghiên cứu đại tiên tiến để chúng tơi học tập nghiên cứu nâng cao trình độ thân Cuối tơi xin bày tỏ lịng biết ơn tới gia đình đơn vị cơng tác động viên khuyến khích tạo điều kiện cho tơi hồn thành khóa học Trang Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 MỤC LỤC LỜI CAM ĐOAN LỜI CẢM ƠN MỤC LỤC DANH MỤC CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT DANH MỤC CÁC BẢNG DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ PHẦN MỞ ĐẦU 14 Lý chọn đề tài 14 Lịch sử nghiên cứu 14 Mục đích nghiên cứu luận văn, đối tượng, phạm vi nghiên cứu 15 Tóm tắt đọng luận điểm đóng góp tác giả 15 Phương pháp nghiên cứu 16 CHƯƠNG I: TỔNG QUAN VỀ MÁY THU PHÁT HF VÀ KHẢO SÁT GIẢI PHÁP MÁY PHÁT THỰC THI TRÊN NỀN TẢNG FPGA 17 1.1 Kiến trúc hệ thống máy thu phát HF 17 1.1.1 Phân loại sóng điện từ 17 1.1.2 Các loại tần số sóng vơ tuyến 19 1.1.3 Các phương thức truyền sóng vô tuyến 21 1.1.4 Phân tích thành phần chức máy phát RF số 24 1.2 Cơ sở tảng xử lý sử dụng 26 1.2.1 Lý thuyết sóng HF 26 1.2.2 Cơ sở tảng phần cứng (board mạch DE10) 31 1.3 Tổng quan điều chế cao tần tảng FPGA, phương pháp điều chế HF– SSB, lựa chọn kênh dải tần 37 1.3.1 Khái niệm điều chế mục đích điều chế 37 1.3.2 Điều chế cao tần tảng FPGA 39 Chương II: Thiết kế tích hợp hệ thống máy phát 47 2.1 Đặt vấn đề 47 Trang Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 2.2 Các tần số thực tế thông tin Duyên hải 47 2.3 Các thông số kĩ thuật máy phát thực tế 50 2.4 Kiến trúc hệ thống thực thi 53 2.4.1 Khối khuếch đại công suất 55 2.4.2 ADC-HSMC 55 2.4.3 FPGA 56 2.4.4 VGA-Màn hình 60 2.4.5 Audio codec 61 2.4.6 USB 2.0 62 2.4.7 USB Type B 63 2.4.8 Kết nối Cyclone V mạch nạp 63 2.4.9 Kết nối Cyclone V khe nhớ 64 2.4.10 Kết nối Cyclone V SDRAM 64 2.4.11 Thiết kế mạch nguyên lý DAC thay cho DCC (Data Convertion HSMC) 65 CHƯƠNG III: THỰC NGHIỆM VÀ ĐÁNH GIÁ 69 3.1 Các kịch kiểm thử 69 3.1.1 Các kịch kiểm thử sóng mang 69 3.1.2 Các kịch kiểm thử điều chế AM/SSB 72 3.2 Một số kết tiêu biểu đo 79 3.2.1 Kiểm thử sóng mang tin tone tự tạo 79 3.2.2 Kiểm thử hệ thống phát với tin tín hiệu tone 81 3.2.3 Kiểm thử hệ thống phát với tin âm thu từ MIC tin truyền xuống từ máy tính qua đường Line-In 92 KẾT LUẬN 98 TÀI LIỆU THAM KHẢO 99 Trang Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 DANH MỤC CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT Từ viết Từ gốc tắt Diễn giải DDS Direct Digital Syntherizer Tổng hơp số trực tiếp ADC Analog to Digital Converter Chuyển đổi tương tự thành số AM Amplitude Modulation Điều chế biên độ AM-SC Amplitude Modulation with Suppressed Carrier Điều chế biên độ triệt tiêu sóng mang LPF Low Pass Filter Lọc thơng thấp ASK Amplitude Shift Keying Điều chế số theo biên độ tín hiệu DAC Digital to Analog Converter Chuyển đổi số thành tương tự PLL Phase Locked Loop Vịng khóa pha DCC Data Conversion HSMC Bộ chuyển đổi liệu HSMC DDC Digital Down Converter Bộ giảm tần số số DSB Double SideBand Dải biên kép DSP Digital Signal Processor Xử lý tín hiệu số FIR Finite Impulse Response Đáp ứng xung hữu hạn FM Frequence Modulation Điều chế tần số Field Programmable Gate Mạch bán dẫn dùng cấu trúc mảng logic có Arrays thể lập trình FSK Frequency Shift Keying Điều chế số theo tần số tín hiệu HPS Hardware Processing System Hệ thống xử lý phần cứng Single SideBand - Suppressed Đơn biên – triệt tiêu sóng mang FPGA SSB-SC Carrier IF Intermediate Frequency Trung tần NCO Numerically Controlled Dao động điều khiển số Trang Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Oscillator Local Oscillator Bộ dao động nội PCM Pulse Code Modulation Điều chế xung theo mã PDM Pulse Density Modulation Điều chế mật độ xung Phase Modulation Điều chế pha PAM Pulse Amplitude Modulation Điều chế biên độ xung PPM Pulse Position Modulation Điều chế vị trí xung PSK Phase Shift Keying Điều chế số theo pha tín hiệu RF Radio Frequency Tần số vô tuyến ELF Extremely low frequency Tần số cực thấp SLF Super low frequency Tần số siêu thấp ULF Ultra low frequency Tần số thấp VLF Very low frequency Tần số thấp LF Low frequency Tần số thấp MF Medium frequency Tần số trung bình HF High frequency Tần số cao VHF Very high frequency Tần số cao UHF Ultra high frequency Tần số cực cao SHF Super high frequency Tần số siêu cao EHF Extremely high frequency Tần số cao THF Tremendously high frequency Tần số cao SDR Software Defined Radio Vô tuyến định nghĩa phần mềm SMA SubMiniature version A Phiên phụ A SoC System on Chip Triển khai hệ thống chip LO PM Trang Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 HSMC SSB High Speed Mezzanine Card Thẻ lửng tốc độ cao Single Sideband Đơn biên Trang Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 DANH MỤC CÁC BẢNG Bảng Bảng phân chia xạ sóng điện từ/ánh sáng Bảng Bảng phân loại tần số vô tuyến Bảng Thông số chi tiết phần cứng thành phần FPGA - kit DE10 Bảng Thông số chi tiết phần cứng thành phần HPS - kit DE10 Bảng Bảng quy hoạch tần số thông tin duyên hải Bảng Loại điều chế sóng mang Bảng Loại tín hiệu điều chế Bảng Loại thông tin truyền Bảng Chi tiết thông tin Bảng 10 Ghép kênh Trang Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 • Khởi động bảng mạch FGPA DCC, khởi động tiền khuếch đại, chạy chương trình giao diện • Chọn tần số phát nguồn tín hiệu nội tone kHz từ FPGA cho chất lượng ổn định • Khởi động máy phân tích phổ Aeroflex 3920 làm máy thu tín hiệu dùng cáp kết nối với bảng mạch phát tín hiệu SSB • Chọn chế độ giải điều chế SSB chọn tần số thu tần số với tần số phát • Theo dõi kết công suất thu giao diện  Số liệu kiểm thực • Chọn tần số phát nguồn tín hiệu nội tone kHz từ FPGA cho chất lượng ổn định  Đánh giá kết Hình 55: Giao diện hiển thị kiểm thử công suất phát cho mạch FPGA, DCC tiền khuếch đại [1] Kết quả: Công suất phát tín hiệu SSB mạch FPGA, DCC tiền khuếch đại 36.6 dBm tương đương với khoảng 4.6 W 3.2.2.3 Kiểm thử công suất phát với khuếch đại cơng suất lớn Mơ hình thực nghiệm: 85 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Giao diện điều khiển FPGA DE10-SoC Màn hình hiển thị Bộ tiền khuếch đại DCC Bộ khuếch đại công suất lớn Máy phân tích phổ Aeroflex 3920 Hình 56: Mơ hình kiểm thử • Sơ đồ kết nối: Màn hình hiển thị giao diện cho Aeroflex 3920 Màn hình hiển thị giao diện cho FPG A DE10-SoC Máy phân tích phổ Aeroflex 3920 FPG A DE10-SoC DCC Bộ tiền khuếch đại Bộ khuếch đại cơng suất lớn Hình 57: Sơ đồ kết nối [1] Các thiết bị bao gồm: • Máy phân tích phổ Aeroflex 3920 • Các hình giao diện • Mạch FPGA DE10-SoC • Bộ tiền khuếch đại • Bộ khuếch đại cơng suất lớn  Kịch khảo sát Các bước tiến hành: • Khởi động bảng mạch FGPA DCC, chạy chương trình giao diện 86 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 • Chọn tần số phát nguồn tín hiệu nội tone kHz cho từ FPGA chất lượng ổn định • Khởi động máy phân tích phổ Aeroflex 3920 làm máy thu tín hiệu dùng cáp kết nối với khuếch đại cơng suất lớn • Chọn chế độ giải điều chế SSB chọn tần số thu tần số với tần số phát • Chọn bước sóng phù hợp với tần số phát khuếch đại công suất lớn, chọn giảm cơng suất -3 dB • Bật nguồn cho tiền khuếch đại • Bật nguồn cho khuếch đại cơng suất lớn • Theo dõi kết cơng suất thu giao diện  Số liệu kiểm thực 3.2.2.4 Kiểm tra độ phân giải kênh: Để biết độ phân giải kênh hẹ thống, ta kiểm tra thu phát số kênh lân cận  Sơ đồ kiểm thử: Giao diện điều khiển FPGA DE10-SoC Màn hình hiển thị DCC Bộ tiền khuếch đại Anten Anten Máy phân tích phổ Aeroflex 3920 Hình 58: Sơ đồ kiểm thực độ phân giải kênh [1] 87 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 • Sơ đồ kết nối: Màn hình hiển thị Aeroflex 3920 Anten Máy phân tích phổ Aeroflex 3920 Dây nối hình hiển thị giao diện FPGA DE10-SoC Bộ tiền khuếch đại FPGA DE10-SoC DCC Hình 59: Sơ đồ kết nối kiểm thực độ phân giải kênh [1]  Các thiết bị bao gồm: • Máy phân tích phổ Aeroflex 3290 • FPGA DE10-SoC DCC • Các hình hiển thị • Bộ tiền khuếch đại • Anten  Kịch khảo sát: • Khởi động bảng mạch FGPA DCC, chạy chương trình giao diện • Chọn tần số phát nguồn tín hiệu nội tone kHz từ FPGA cho chất lượng ổn định • Khởi động máy phân tích phổ Aeroflex 3920 làm máy thu tín hiệu dùng cáp kết nối với tiền khuếch đại • Chọn chế độ giải điều chế SSB chọn tần số thu tần số với tần số phát 88 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 • Phát tín hiệu SSB kênh kiểm tra thu tần số phát máy phân tích phổ Aeroflex 3920 cho tín hiệu điều chế kHz  Số liệu kiểm thực Kiểm tra thu phát số kênh lân cận (các tần số sát tần số 1,6 MHz tần số sát tần số 12,5768 MHz) Hình 60: Đo phổ tín hiệu tần số 1.6 MHz [1] 89 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Hình 61: Đo phổ tín hiệu tần số 1.600100 MHz [1] Hình 62: Đo phổ tín hiệu tần số 1.600200 MHz [1] 90 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Hình 63: Đo phổ tín hiệu tần số 12.576800 MHz [1] Hình 64: Đo phổ tín hiệu tần số 12.576900 MHz [1] 91 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Hình 65: Đo phổ tín hiệu tần số 12.577000 MHz [1]  Đánh giá kết Kết quả: • Một số kênh lân cận nhau: 1.6 MHz, 1.600100 MHz, 1.600200 MHz • Một số kênh lân cận nhau: 12.576800 MHz, 12.576900 MHz, 12.577000 MHz Kết luận: Từ mốt số kênh thông tin lân cận thu máy phân tích ta thấy độ phân giải giữ kênh 100 Hz 3.2.3 Kiểm thử hệ thống phát với tin âm thu từ MIC tin truyền xuống từ máy tính qua đường Line-In 3.2.3.1 Số lượng kênh thông tin Số lượng kênh thơng tin phát đạt 50 kênh 92 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Hình 66: Kênh thơng tin số giao diện [1] Hình 67: Kênh thơng tin số 50 giao diện [1] Số kênh tần số ấn định cho kênh tùy chỉnh theo cấu hình phần mềm: 93 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Hình 68: Cài đặt tần số tùy chỉnh [1] 94 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 3.2.2.2 Một số phổ tín hiệu đo máy thu Hình 69: Phổ tín hiệu phát AM tần số 7.03125 MHz [1] 95 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Hình 70: Phổ tín hiệu phát AM tần số 7.421875 MHz [1] Hình 71: Phổ tín hiệu phát SSB (USB) tần số 17.998200 MHz [1] Hình 72: Phổ tín hiệu phát SSB (USB) tần số 7.037293 MHz [1] 96 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 Từ kết phổ tín hiệu kết nghe thử nghiệm thực tế ta kết luận hệ thống có khả điều chế AM SSB mục tiêu đề dù cịn số thiếu sót [1] : Tham khảo theo tài liệu “ Đỗ Trọng Tuấn (2018), Nghiên cứu, thiết kế, chế tạo máy thu phát SSB sóng ngắn sử dụng FPGA DSP phục vụ thông tin liên lạc duyên hải Đề tài KHCN cấp bộ, mã số: B2016-BKA-10” 97 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 KẾT LUẬN Những kết luận Hệ thống thu phát HF tảng FPGA thiết kế kiểm thử có số kết cơng suất phát đạt qua tiền khuếch đại qua khuếch đại lớn kết thu đạt yêu cầu Kết tinh chỉnh công suất cơng suất đo phía sau khuếch đại tuyến tính theo Ngồi hệ thống thiết kế với 50 kênh thu phát, độ phân giải kênh 100Hz, trình kiểm thử phát dải kênh đạt yêu cầu Tuy nhiên Hệ thống số nhược điểm hệ thống hoạt động thời gian ngắn, hoạt động lâu tín hiệu âm đầu bị rè Khi tần số thấp cao sóng mang phát khơng hồn tồn hình Sin, Cos gây ảnh hưởng đến chất lượng tín hiệu phát dải tần Trong hệ thống bị trộn lẫn với âm Tone 2kHz phần làm giảm chất lượng thu Hệ thống Phát chưa xử lý Hài nên gây tượng phát toàn dải, gây giảm cơng suất chất lượng phát Đóng góp kiến nghị tác giả sử dụng kết nghiên cứu luận văn Trong thiết kế tích hợp Hệ thống máy phát HF số, Hệ thống tương lai điều chỉnh nhược điểm trước, để hệ thống hoạt động thời gian dài mà tín hiệu phát khơng bị rè thu Hệ thống cần phải khắc phục phát tần số thấp cao sóng mang thu khơng hồn tồn hình Sin, Cos gây ảnh hưởng đến chất lượng phát dải tần Hệ thống cần khắc phục bị trộn lẫn với âm Tone 2kHz khiến làm giảm chất lượng phát Một lần xin chân thành cảm ơn Thầy giáo PGS.TS Đỗ Trọng Tuấn ASELAB tận tình bảo tơi q trình hồn thành Luận văn Tơi xin chân thành cảm ơn Nhà trường tạo điều kiện cho học tập nghiên cứu trình vừa qua, xin chân thành cảm ơn Gia đình khơng ngừng động viên, khích lệ tơi trình học tập nghiên cứu 98 Luận văn thạc sĩ kỹ thuật | Trần Hải – CB160148 TÀI LIỆU THAM KHẢO [1] Đỗ Trọng Tuấn (2018), Nghiên cứu, thiết kế, chế tạo máy thu phát SSB sóng ngắn sử dụng FPGA DSP phục vụ thông tin liên lạc duyên hải Đề tài KHCN cấp bộ, mã số: B2016-BKA-10 [2] Bức xạ điện từ - https://vi.wikipedia.org [3] Sóng vô tuyến - https://vi.wikipedia.org [4] Tần số vô tuyến - https://vi.wikipedia.org [5] Radio wave - https://en.wikipedia.org/wiki/Radio_wave [6] Types of radio emissions https://en.wikipedia.org/wiki [7] FPGA - https://vi.wikipedia.org, ngày truy cập cuối 6/4/2019 [8] SoC - https://vi.wikipedia.org, ngày truy cập cuối 6/4/2019 [9] Terasic (2017), DE10 Standard User manual [10] Altera (2008), Data Conversion HSMC Reference Manual [11] Harris Corporation (1996), Radio communications in the digital age [12] Derek Rowell (2017), Weaver SSB Modulation/Demodulation [13] Analog Devices (2009), Fundamentals of Direct Digital Synthesis [14] Rodger H Hosking (2011), Software Defined R ware Defined Radio Handbook [15] Vaibhav Bhatnagar, Ganda Stephane Ouedraogo, Matthieu Gautier, Arnaud Carer and Olivier Sentieys (2013), “An FPGA Software Defined Radio Platformwith a High-Level Synthesis Design Flow” [16] Saraswati S B, Manjunath G Asuti (2016), “DSB-SC AM based Software Defined Radio (SDR) Design.” [17] Majid S Naghmash, Mohd Fadzil Ain, Chye Yin Hui (2009), “FPGA Implementation of Software Defined Radio Model based 16QAM” [18] Vũ Ngọc Anh, Hoàng Văn Phúc, Lê Đức Hân, Trần Văn Toàn, Đỗ Thành Quân Hoàng Trung Kiên (2017), “Thiết kế máy thu số HF/VHF băng rộng đa kênh, đa chế độ với cấu trúc đổi tần trực tiếp” [19] Lê Sỹ Cường (2018), Xử lý liệu băng gốc cho máy thu phát HF tảng DSP/FPGA 99 ... triển hệ thống số cần thay đổi hệ số hệ thống có kiến trúc mạch (thay đổi hệ số hệ thống mới) • Ngồi tốn cịn u cầu giao diện người dùng để lựa chọn điều chỉnh kênh tín hiệu thu được, yếu tố giải hệ. .. FPGA 1.3.2.1 Kiến trúc hệ thống DDS bản: Ngày hệ thống số sử dụng rộng rãi thiết bị hệ thống truyền thông Phương pháp tạo nhiều tần số từ nguồn tần tham chiếu gọi là: Tổng hợp số trực tiếp – DDS... trình Với hệ thống HPS giúp tùy chỉnh giao diện người dùng lý tưởng để giảm công suất hệ thống Ngoải chi phí kích thước bo mạch cách tích hợp xử lý riêng biệt chức xử lý tín hiệu số (DSP) vào FPGA