Điều chế vị trí xung hỗn loạn

Điều chế vị trí xung hỗn loạn Điều chế vị trí xung hỗn loạn Điều chế vị trí xung hỗn loạn luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI NGUYỄN TIẾN ĐẠT NGUYỄN TIẾN ĐẠT ĐIỆN TỬ VIỄN THƠNG ĐIỀU CHẾ VỊ TRÍ XUNG HỖN LOẠN LUẬN VĂN THẠC SĨ KHOA HỌC KHOÁ 2010 Hà Nội / 2012 MỤC LỤC LỜI NÓI ĐẦU .1 TÓM TẮT ĐỒ ÁN ABSTRACT DANH SÁCH HÌNH VẼ .7 DANH SÁCH BẢNG BIỂU 11 DANH SÁCH CÁC THUẬT NGỮ VÀ TỪ VIẾT TẮT 12 PHẦN MỞ ĐẦU 13 CHƯƠNG 1: TỔNG QUAN VỀ TRUYỀN THÔNG BĂNG SIÊU RỘNG (UWB) 15 1.1 Cơ truyền thông băng siêu rộng 15 1.1.1 Giới thiệu 15 1.1.2 Ưu điểm UWB 15 1.2 Các quy định UWB 17 1.2.1 Quy định UWB Mỹ 17 1.2.2 Quy định châu Âu .18 1.3 Mơ hình kênh UWB 21 1.3.1 Mơ hình kênh vơ tuyến UWB 21 1.3.2 Mơ hình suy hao 23 1.4 Sơ đồ điều chế 24 1.4.1 Sơ đồ xung radio 24 1.4.2 Sơ đồ đa sóng mang .26 1.4.3 Điều chế liệu 30 1.4.4 Trải phổ 33 CHƯƠNG 2: TỔNG QUAN VỀ TRUYỀN THÔNG HỖN LOẠN 41 2.1 Tổng quan hỗn loạn .41 2.1.1 Giới thiệu 41 2.1.2 Ứng dụng hỗn loạn vào truyền thông 42 2.2 Một số hệ thống hỗn loạn điển hình 44 2.2.1 Hệ thống Lorenz 44 2.2.2 Hệ thống Rossler 44 2.2.3 Mạch Chua 45 2.2.4 Mạch dao động Colpitts 47 CHƯƠNG 3: PHƯƠNG PHÁP TẠO TÍN HIỆU HỖN LOẠN BĂNG SIÊU RỘNG 49 3.1 Phát tín hiệu hỗn loạn băng siêu rộng dùng mạch Colpitts 49 3.1.1 Bộ dao động Colpitts cải tiến 49 3.1.2 Bộ dao động Colpitts hai tầng có hồi tiếp trễ 52 3.2 Phát tín hiệu hỗn loạn băng siêu rộng dùng dao động 2.5 bậc tự 55 3.3 Phát tín hiệu hỗn loạn băng siêu rộng dùng dao động khuếch đại vòng (RSOS - Ring Structure Oscillation System) 57 CHƯƠNG 4: PHƯƠNG PHÁP ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ SỐ DÙNG KỸ THUẬT HỖN LOẠN 60 4.1 Các kỹ thuật điều chế giải điều chế số hỗn loạn thông thường 60 4.1.1 Từ truyền thông thông thường tới truyền thông hỗn loạn 60 4.1.2 Phân loại hệ thống thông tin hỗn loạn 61 4.1.3 Khóa dịch hỗn loạn (CSK) 62 4.1.4 Khoá dịch hỗn loạn vi sai (DCSK) 66 4.1.5 Các hệ thống điều chế khác 68 4.2 Phương pháp điều chế giải điều chế vị trí xung hỗn loạn CPPM .72 4.2.1 Nguyên lý hoạt động CPPM 72 4.2.2 Đánh giá tỉ số lỗi bit (BER) phương pháp CPPM 74 CHƯƠNG 5: HỆ THỐNG TRUYỀN THÔNG ĐIỀU CHẾ VỊ TRÍ XUNG HỖN LOẠN (CPPM) CHO TRUYỀN THƠNG BĂNG SIÊU RỘNG 78 5.1 Sơ đồ khối hệ thống 78 5.1.1 Sơ đồ khối tổng quát 78 5.1.2 Máy phát 79 5.1.3 Máy thu 80 5.1.4 Khối mạch số 81 5.2 Mô hệ thống kết 82 5.2.1 Sơ đồ hệ thống 82 5.2.2 Phía phát 82 5.2.3 Phía thu 86 5.2.4 Kết mô đánh giá 88 5.3 Thiết kế chi tiết mạch điện thu phát 91 5.3.1 Khối nguồn 92 5.3.2 Mạch phát hỗn loạn cao tần 92 5.3.3 Mạch thu 93 5.3.4 Chuyển mạch antenna 97 5.3.5 CPLD 98 5.3.6 Vi điều khiển 102 5.3.7 Mạch điện triển khai thực tế 105 5.4 Kết đo đạc đánh giá 105 5.4.1 Kết đo dạng tín hiệu cao tần 105 5.4.2 Đo đạc mạch điều chế CPLD 107 5.4.3 Đánh giá kết 108 5.4.4 Hướng phát triển 109 KẾT LUẬN 110 TÀI LIỆU THAM KHẢO 111 LỜI NÓI ĐẦU Trong khoảng 25 năm trở lại đây, truyền thông băng siêu rộng (UWB) quan tâm nghiên cứu rộng rãi, đặc biệt ứng dụng radar, thăm dò, thiết bị cầm tay ứng dụng quân Với nhiều ưu điểm độ phức tạp thấp, giá thành rẻ, gây nhiễu cho hệ thống khác, chống nhiễu độ phân giải thời gian cao, hệ thống truyền thông băng siêu rộng tập trung phát triển mạnh mẽ cho nhiều lĩnh vực khác Bên cạnh đó, để đáp ứng u cầu mã hóa thơng tin bảo mật thời đại thông tin nay, hệ thống hỗn loạn với ưu điểm giống nhiễu, phổ rộng, nhạy với điều kiện đầu nghiên cứu khoảng 20 năm gần Lý thuyết hỗn loạn thu hút quan tâm, nghiên cứu lĩnh vực khác truyền thơng điều chế, mã hóa, bảo mật, trải phổ, Trong lĩnh vực điều chế tín hiệu, nhiều phương pháp điều chế sử dụng kỹ thuật hỗn loạn đề xuất Trong đó, phương pháp điều chế vị trí xung hỗn loạn (CPPM) phương pháp hiệu việc làm giảm tác động nhiễu méo kênh truyền Dựa hướng phát triển truyền thông băng siêu rộng truyền thông hỗn loạn, đề tài “Điều chế vị trí xung hỗn loạn” nhằm thiết kế hệ thống thu phát dùng phương pháp điều chế giải điều chế CPPM với chùm xung hỗn loạn có băng tần siêu rộng thay xung cực ngắn truyền thơng UWB thơng thường Do đó, hệ thống đảm bảo tính bảo mật với việc điều chế CPPM, vừa tạo tín hiệu có băng siêu rộng cách dễ dàng hơn, khắc phục nhược điểm liên quan đến xung cực ngắn Xin gửi lời cảm ơn chân thành tới thầy hướng dẫn TS Hồng Mạnh Thắng tận tình hướng dẫn hỗ trợ nhóm nghiên cứu cá nhân em thời gian thực đề tài Em xin gửi lời cảm ơn tới thầy Vũ Văn Yêm giúp nhóm việc kiểm tra đo đạc mạch cao tần Cảm ơn bạn Vũ Quang Hiển, Dương Phú Thái Phan Tấn Dũng nhóm tạo thuận lợi cho cá nhân em trình hồn thành đồ án TĨM TẮT ĐỒ ÁN Các hệ thống sử dụng kỹ thuật điều chế vị trí xung hỗn loạn (CPPM) nghiên cứu sử dụng khoảng 10 năm gần Để sử dụng cho truyền thông băng siêu rộng UWB, hệ thống CPPM sử dụng xung cực ngắn giống hệ thống thông tin băng siêu rộng truyền thống Tuy nhiên, việc đòi hỏi yêu cầu đồng chặt chẽ mặt thời gian Với đặc điểm có phổ rộng dễ tạo, tín hiệu hỗn loạn hồn tồn thay xung cực ngắn hệ thống CPPM để khắc phục nhược điểm Đồ án đề cập tới việc sử dụng tín hiệu hỗn loạn có băng siêu rộng cho hệ thống thu phát sử dụng kỹ thuật điều chế CPPM, cụ hóa thiết kế chi tiết, mô hệ thống chế tạo thử nghiệm thiết bị thực tế Dựa kết trên, nhóm nghiên cứu tiếp tục hồn thiện sản phẩm đánh giá chất lượng hệ thống ABSTRACT Chaotic Pulse Position Modulation (CPPM) Systems have been studied and used for 10 years recently To be suitable for ultra-wide band communications, CPPM systems can employ very short pulses as used in traditional ultra-wide band communication ones However, this technique requires a strictly synchronization between transmitter and receiver With wide-band and easy-to-generate characteristics, chaotic signal totally can replace very short pulses to overcome the above disadvantages This thesis will describle utilization of ultra-wide band chaotic signal to CPPM transceiver systems, which specifies details of design, simulation of system as well as implementation of prototype device in reality Based on these results, our research group is implemeting the real system and then evaluating its performance DANH SÁCH HÌNH VẼ Hình 1.1 Dạng xung đơn chu kỳ miền thời gian (a) miền tần số (b) 25 Hình 1.2 Sơ đồ khối phổ hệ thống MC-CDMA 27 Hình 1.3 Sơ đồ khối phổ hệ thống MC-DS-CDMA 27 Hình 1.4 Sơ đồ khối phổ hệ thống MC-CDMA 28 Hình 1.5 Nhóm phổ thứ UWB đa băng 29 Hình 1.6 Nhóm phổ thứ hai UWB đa băng (so le với nhóm phổ thứ nhất) 29 Hình 1.7 Dạng xung BPAM cho "1" bit "0" 30 Hình 1.8 Dạng xung OOK cho bit "1" bit "0" 31 Hình 1.9 Dạng xung PPM cho bit "1" bit "0" 32 Hình 1.10 Minh họa dạng xung cho điều chế PSM 33 Hình 1.11 Phổ chuỗi xung khơng dùng (a) có dùng kỹ thuật ngẫu nhiên hóa 34 Hình 1.12 Kỹ thuật điều chế trí xung nhảy thời gian (TH-PPM) 35 Hình 1.13 Khái niệm hệ thống nhảy thời gian 35 Hình 1.14 Cửa sổ thời gian bit liệu truyền điều chế BPAM trải phổ nhảy thời gian 36 Hình 1.15 Cửa sổ thời gian bit liệu truyền điều chế PPM trải phổ nhảy thời gian 37 Hình 1.16 Cửa sổ thời gian bit liệu truyền điều chế PSM trải phổ nhảy thời gian 37 Hình 1.17 Khái niệm hệ thống UWB trải phổ dãy trực tiếp 38 Hình 1.18 Cửa sổ thời gian bit liệu truyền điều chế BPAM trải phổ dãy trực tiếp 38 Hình 1.19 Cửa sổ thời gian bit liệu truyền điều chế OOK trải phổ dãy trực tiếp 39 Hình 1.20 Cửa sổ thời gian bit liệu truyền điều chế PSM trải phổ dãy trực tiếp 39 Hình 2.1 Trạng thái hỗn loạn hệ thống Lorenz theo thời gian (a) quỹ đạo pha chúng (b) 44 Hình 2.2 Trạng thái hỗn loạn hệ thống Rossler theo thời gian (a) quỹ đạo pha chúng (b) 45 Hình 2.3 Sơ đồ mạch Chua 45 Hình 2.4 Đặc tuyến I-V Chua Diode 46 Hình 2.5 Trạng thái hỗn loạn mạch Chua 46 Hình 2.6 Sơ đồ mạch dao động Colpitts 47 Hình 2.7 Trạng thái hỗn loạn mạch dao động Colpitts 48 Hình 3.1 Sơ đồ mạch dao động Colpitts chuẩn (a) cải tiến (b) 50 Hình 3.2 Dạng sóng mơ (a) quỹ đạo pha (b) dao động Colpitts cải tiến 51 Hình 3.3 Phổ tín hiệu dao động Colpitts cải tiến 52 Hình 3.4 Sơ đồ mạch dao động Colpitts hai tầng 52 Hình 3.5 Sơ đồ mạch dao động Colpitts hai tầng có trễ 53 Hình 3.6 Quỹ đạo pha dao động Colpitts hai tầng có trễ 54 Hình 3.7 Dạng sóng mơ phổ tín hiệu dao động Colpitts hai tầng có trễ 55 Hình 3.8 Sơ đồ mạch dao động 2.5 bậc tự 55 Hình 3.9 Sơ đồ phân nhánh (a) quỹ đạo pha vBE − vA (b)(c) dao động 2.5 bậc tự 57 Hình 3.10 Tín hiệu hỗn loạn dao động 2.5 bậc tự miền thời gian (a) miền tần số (b) 57 Hình 3.11 Sơ đồ khối khuếch đại vịng RSOS 58 Hình 3.12 Phổ cơng suất tín hiệu đầu (mơ phỏng) với giá trị nguồn khác 59 Hình 3.13 Phổ cơng suất tín hiệu đầu mạch thực nghiệm 59 Hình 4.1 Sơ đồ khối thông tin số CSK 63 Hình 4.2 Sơ đồ khối giải điều chế CSK dựa đánh giá sai số đồng 63 Hình 4.3 Sơ đồ khối giải điều chế CSK dựa tương quan 64 Hình 4.4 Bộ điều chế CSK dùng lượng bit 65 Hình 4.5 Bộ giải điều chế CSK dùng lượng bit 65 Hình 4.6 Bộ điều chế DCSK 66 Hình 4.7 Bộ giải điều chế DCSK 67 Hình 4.8 Sơ đồ khối DCSK điều tần 68 Hình 4.9 Sơ đồ hệ thống khóa dịch trễ tương quan CDSK 69 Hình 4.10 Hệ thống CSK đối xứng: (a) Bộ điều chế; (b) Bộ giải điều chế 70 Hình 4.11 Hệ thống CSK cầu phương 72 Hình 4.12 Minh họa phương pháp tách bit thông tin CPPM 75 Hình 4.13 Xác suất lỗi hệ thống BPSK lý tưởng, FSK không đồng PPM lý tưởng so sánh với hệ thống CPPM 77 Hình 5.1 Sơ đồ khối phía phát 78 Hình 5.2 Sơ đồ khối phía thu 78 Hình 5.3 Sơ đồ khối hệ thống 79 Hình 5.4 Sơ đồ khối chi tiết hệ thống 79 Hình 5.5 Dạng tín hiệu xung kích chùm xung hỗn loạn UWB tương ứng 80 Hình 5.6 Sơ đồ khối máy thu 81 Hình 5.7 Sơ đồ khối khối mạch số 81 Hình 5.8 Sơ đồ mô hệ thống điều chế giải điều chế vị trí xung hỗn loạn cho truyền thơng băng siêu rộng 82 Hình 5.9 Sơ đồ mơ phía phát 82 Hình 5.10 Sơ đồ mơ khối điều chế vị trí xung hỗn loạn 83 Hình 5.11 Sơ đồ chi tiết mơ phát tín hiệu hỗn loạn phía phát 84 Hình 5.12 Sơ đồ chi tiết mơ dao động Colpitts cải tiến 85 Hình 5.13 Sơ đồ chi tiết mơ dao động 2.5 bậc tự 86 Hình 5.14 Sơ đồ khối mơ phía thu 86 Hình 5.15 Sơ đồ mơ khối tách biên so sánh ngưỡng 87 Hình 5.16 Sơ đồ mơ khối giải điều chế vị trí xung hỗn loạn 87 Hình 5.17 Sơ đồ chi tiết mơ hàm phi tuyến hỗn loạn phía thu 88 Hình 5.18 Kết mơ phía phát dùng dao động Colpitts cải tiến 88 Hình 5.19 Kết mơ phía phát dùng dao động 2.5 bậc tự 89 Hình 5.20 Kết mô sau tách biên so sánh ngưỡng dùng dao động Colpitts 89 Hình 5.21 Kết mô sau tách biên so sánh ngưỡng dùng dao động 2.5 bậc tự 90 Hình 5.22 Kết mơ sau giải điều chế CPPM phía thu 90 Hình 5.23 Sơ đồ mạch nguyên lý thu phát 91 Hình 5.24 Sơ đồ chân ADP3303 92 Hình 5.25 Tạo nguồn ni 1.8V cho CPLD 92 Hình 5.26 Sơ đồ mạch phát tín hiệu hỗn loạn dùng thu phát PPS-40 93 Hình 5.38 Mạch nguyên lý phần chuyển mạch 5.3.5 CPLD CPLD phần trung tâm khối mạch số, thiết kế để thực nhiệm vụ sau:  Chuyển điều khiển từ vi điều khiển tới khối khác truyền nhận  Lưu trữ tạm thời thơng tin q trình truyền nhận  Điều chế giải điều chế vị trí xung hỗn loạn CPPM CPLD sử dụng loại MAXII EPM240GT100C5N hãng Altera CPLD có 240 LEs, 100 chân, điện áp hoạt động bên 1.8V, điện áp giao tiếp bên 3.3V Số phần tử logic số cổng I/O họ CPLD bảng 5.3 bảng 5.4 Bảng 5.3 Số phần tử logic họ CPLD 98 Bảng 5.4 Số cổng I/O họ CPLD Triển khai mạch điện số CPLD Trong thiết kế mạch, CPLD dùng để thực chức điều chế, giải điều chế vị trí xung hỗn loạn CPPM Một số khối triển khai CPLD minh họa hình 5.39 5.40 Hình 5.39 Sơ đồ khối module điều chế mạch phát CPLD Hình 5.40 Sơ đồ khối mạch thu gồm CPLD, DAC MCU 99 Chức khối: + Khối SPI_slave_interface: nằm CPLD, thực nhiệm vụ giao tiếp CPLD vi điều khiển theo chuẩn SPI Khối trao đổi liệu với vi điều khiển đồng thời đảm nhận nhiệm vụ ghi liệu nhận vào FIFO Khối sử dụng clock khác (cpld_clk cho CPLD spi_clk cho giao tiếp SPI) cho việc ghi đọc liệu + Khối FIFO: đệm ghi đọc kích thước bytes nằm khối giao tiếp SPI khối điều chế CPPM với đầu vào, đồng với xung clock CPLD Việc sử dụng khối FIFO nhằm phối hợp tốc độ truyền liệu CPLD vi điều khiển (do vi điều khiển hoạt động tần số thấp so với CPLD) Các tín hiệu điều khiển đọc, ghi FIFO wr rd + Khối FIFO_controller: nhằm mục đích điều khiển tốc độ q trình ghi, đọc FIFO vi điều khiển khối CPPM Nó đảm bảo FIFO ln có liệu cấp cho điều chế CPPM trình truyền liệu Các tín hiệu điều khiển vào là: eop, wr_block done, run, af, ae tín hiệu điều khiển e; trạng thái: idle, hungry, not hungry flush Tín hiệu phản hồi từ FIFO_controller tới MCU e + Khối cppm_modulator: thực chức điều chế vị trí xung hỗn loạn CPPM, khoảng cách hai xung liên tiếp mã hóa bit thơng tin đọc từ FIFO Tín hiệu xung đầu khối dùng để đóng mở dao động hỗn loạn 2.5 bậc tự do, tạo chùm xung hỗn loạn dải tần UWB + Khối Synchronizer: liệu phát từ phát bao gồm chuỗi bit đồng đánh dấu bắt đầu khung liệu Trong thu, khối synchronizer dùng để phát chuỗi đồng đánh dấu Sau bắt điểm đánh dấu, synchronizer cho phép liệu từ giải mã CPPM_demodulator ghi vào FIFO Thiết kế chi tiết module CPLD minh họa hình 5.41 - 5.44 Trạng thái Tn dao động hỗn loạn tentmap biểu diễn số 100 thực 24 bít định dạng dấu phẩy tĩnh (4.20), đếm so sánh có độ lớn bít Hình 5.41 Sơ đồ FSM FIFO_controller bảng chuyển trạng thái tương ứng xn_reg[22] PRE D sr[2 0] Q PRE D Q ENA clock_en clock A[24 0] ALOAD 1' h1 CLR 25' h0000001 ENA x_out[23 0] Add0 ADATA B[24 0] SEL + DATAA x_out_reg[23 0] 1' h0 CLR OUT0 xn_reg[21] reset D Add1 1' h0 PRE ADDER D B[23 0] Q y_out_reg[23 0] A[23 0] Q DATAB PRE PRE + D + B[23 0] ENA ENA ADDER ADDER CLR ENA xn_reg[23] PRE D Q ENA ADATA 18' h00000 MUX21 ADATA Add2 A[23 0] 3' h0 CLR init_state[3 0] Q ALOAD CLR ALOAD CLR xn_reg[20] PRE D Q ENA ADATA ALOAD CLR xn_reg[19 0] PRE D Q ENA 20' h00000 ADATA ALOAD CLR data Hình 5.42 Sơ đồ mạch tổng hợp khối tentmap tạo hỗn loạn tent_map_Tx:tent_map_Tx_copy clock compare:compare_copy clock compare_output_half_delay clock_en data reset init_state[3 0] data q[7 0] dataa[7 0] counter:counter_copy reset init_state[3 0] aset PRE D Q ENA clock reset_counter datab[7 0] AeB q[7 0] cnt_en sclr count_ena Hình 5.43 Sơ đồ mạch tổng hợp khối điều chế CPPM 101 CLR fifo_read_en chaotic_PPM q[7 0] s ync_CPPM_reg[2 1] chaotic_PPM_cap PRE chaotic_PPM clock D CPPM~0 PRE D ENA CLR CPPM CPPM_window_1 PRE Q D Q PRE Q D Q Tn[7] ENA ENA CLR CLR reset PRE ENA D CLR CPPM_latch PRE D Q ENA CLR proces s_4~0 Q counter:latching_counter tent_m ap_Rx:tent_map_Rx_copy ENA aset clock cnt_en clock ADATA q[7 0] reset CLR init_state[3 0] com b~0 B[8 0] + 1' h1 ADDER PRE D A[8 0] 1' h1 q[7 0] q2[7 0] Tn[6] eop Add0 clock_en ALOAD sclr timer_latch[7 0] Q ENA ADATA ALOAD CLR Tn[5] PRE D Q ENA init_state[3 0] ADATA ALOAD CLR Tn[4] PRE D Q ENA ADATA ALOAD CLR Tn[3 0] PRE D Q ENA 4' h0 counter:window_s elect_counter com b~1 cnt_en ALOAD CLR aset clock ADATA q[7 0] sclr com pare:window_select_compare dataa[7 0] datab[7 0] thres hold[3 0] Hình 5.44 Sơ đồ tổng hợp mạch khối giải điều chế CPPM 5.3.6 Vi điều khiển Khối vi điều khiển có chức sau:  Thực giao tiếp với thiết bị bên (PC, loại sensor ) để trao đổi liệu  Quản lý công suất thiết bị chuyển mạch chế độ khác Ở vi điều khiển có khả đóng ngắt mạch cấp nguồn xung clock cho CPLD  Đảm bảo nhận truyền liệu lớp vật lý (định dạng gói tin lớp vật lý theo chuẩn cho trước, truyền liệu cho CPLD, nhận khung liệu từ CPLD, phân tích lỗi tách liệu ra)  Điều khiển ngưỡng so sánh thu Các chương trình thực hiên chức trên hình 5.45 102 Hình 5.45 Sơ đồ khối chương trình vi điều khiển Vi điều khiển sử dụng mạch ATmega168 hãng Atmel Đây loại vi điều khiển CMOS bit công suất thấp dựa kiến trúc RISC ATmega168 có đặc điểm sau: nhớ flash 16Kbytes, nhớ EEPROM 512 bytes, nhớ SRAM 1Kbytes, 23 đường I/O, 32 ghi làm việc, định thời/đếm, ngắt, USART, cổng nối tiếp SPI, kênh ADC 10 bit (với loại đóng vỏ TQFP dùng đây), định thời watchdog, dao động nội Môi trường phát triển dùng phần mềm CodeVision AVR dùng cho viết chương trình (hỗ trợ C assembly), phần mềm AVR Studio 4.12 dùng để debug chương trình Vi điều khiển AVR nạp qua giao tiếp ISP Cấu trúc khung liệu truyền từ vi điều khiển có dạng sau: P T S DA SA CN PI D CRC với P – Preamble (2 byte dùng để đồng bộ); T- system type byte (byte điều khiển); S - Packet size (1 byte kích thước khung); DA - Destination address (1byte địa đích); SA – Source address (1 byte địa nguồn); CN – command number (byte số lệnh điều khiển); PI – Packet Index (1 byte số gói truyền); D – Transmitted data (Dữ liệu truyền) CRC – Packet Checksum (2 byte checksum) 103 Hình 5.46 Lưu đồ thuật tốn điều khiển vi điều khiển: a) phía phát, b) phía thu + Trong chương trình MCU phía phát, Preamble chọn chuỗi 16 bít 1010101010101011, với bít 10 ban đầu dùng để giải điều chế hỗn loạn CPPM phía thu có thời gian đồng bộ, bit 11 cuối dùng để đánh dấu bắt đầu khung liệu truyền + Các byte điều khiển T CN bỏ qua yêu cầu truyền liệu đơn + Dữ liệu truyền MCU đọc chuyển đổi từ sensor (đo đạc tham số cường độ sáng, độ ẩm, nhiệt độ, vận tốc…) + 2byte checksum CRC dùng cho việc kiểm tra lỗi phía thu, tính tốn cách tính tổng tồn trường Như đề cập mục trước, phía thu CPLD có nhiệm vụ giải điều chế chùm xung hỗn loạn UWB thành bit nhị phân, sau đóng gói chúng thành byte lưu trữ đệm FIFO trước truyền vi điều khiển qua giao 104 tiếp SPI Vi điều khiển sau nhận đủ số byte gói tin lệnh ngừng CPLD Như vậy, CPLD khơng có chức bóc tách gói phát lỗi gói mà việc gán cho vi điều khiển Gói tin nhận qua kiểm tra khơng có lỗi truyền lên PC qua giao tiếp UART Lưu đồ chương trình điều khiển vi điều khiển minh họa hình 5.46 5.3.7 Mạch điện triển khai thực tế Phần mạch cao tần thiết kế, triển khai dựa mạch thu phát UWB PPS40 Nga, sử dụng antenna vi dải UWB mạch in a) b) c) Hình 5.47 Mạch điện mạch thu phát PPS-40 thực tế: a) mặt gồm khối tạo hỗn loạn, antenna, CPLD, LNA, tách biên so sánh; b) mặt gồm vi điều khiển mạch nguồn; c) Mạch thu phát sau gắn mạch sensor 5.4 Kết đo đạc đánh giá 5.4.1 Kết đo dạng tín hiệu cao tần Thiết bị dùng để kiểm tra gồm có ơ-xi-lơ số (20 GS/s) để đo tín hiệu chùm xung cao tần băng rộng UWB; ô-xi-lô số (2 GS/s) để đo dạng xung tín hiệu xung kích khơi phục sau so sánh 105 (a) (b) Hình 5.48 Tín hiệu chùm xung cao tần hỗn loạn tại: a) mạch phát b) mạch thu Hình 5.49 Dạng phổ tín hiệu hỗn loạn UWB phát Ơ-xi-lơ điều chỉnh tần số lấy mẫu 20GS/s, độ rộng quét Time/div 100 ns thang điện áp mV/div; tín hiệu xung kích nguyên mạch PPS-40 sử dụng điều chế On-Off Keying (OOK) với độ rộng xung 400ns (T_on=100ns, T_off=300ns) Ứng với tín hiệu xung kích này, tín hiệu chùm xung cao tần hỗn loạn phát thu lại minh họa hình 5.49 Dạng phổ tín hiệu phát đo đạc hình 5.50, phổ tín hiệu nằm dải tần từ 3-10.6GHz nằm ngưỡng -52dBm, phù hợp với tiêu chuẩn FCC ITU (yêu cầu phổ phát xạ < 41.3dBm dải tần -10.6 GHz) Ở phía thu, sau so sánh , tín hiệu xung kích khơi phục có chu kỳ ‘On’=100ns chu kỳ ‘Off’ = 300ns giống với phía phát 106 Hình 5.50 Dạng xung tín hiệu sau khơi phục 5.4.2 Đo đạc mạch điều chế CPLD Thiết kế CPLD thực ngôn ngữ VHDL Hoạt động mạch điều chế giải điều chế CPPM (trên CPLD) kiểm tra card thu thập liệu NI PCIe-6351 National Instruments, kết hợp hiển thị ô-xi-lô Dữ liệu nhị phân đầu vào điều chế đầu giải điều chế ghi lại vào file văn so sánh a) 107 b) c) d) Hình 5.51: a) Chương trình LabView kiểm tra mạch điều chế/giải điều chế CPPM; b) bit điều chế phía phát; c) bit giải điều chế phía thu; d) xung kích CPPM 5.4.3 Đánh giá kết Với phần mô phỏng, kết chuỗi bit giải mã giống với chuỗi bit đầu vào Kết thay đổi độ rộng xung tín hiệu đầu vào Điều cho thấy phương pháp điều chế giải điều chế CPPM cho truyền thông băng siêu rộng khả thi việc thực hệ thống thật Với phần triển khai mạch điện thực tế, khối mạch điều chế CPPM kiểm chứng hoạt động giống với thiết kế ban đầu Với tần số hoạt động 40Mhz, tốc độ bit truyền mạch điều chế xấp xỉ 170 kbits/s Đối với khối cao tần, độ rộng chùm xung hỗn loạn cao tần phát gần giống với độ rộng xung kích từ CPLD Tại mơi trường nhà, kết đo đạc (hình 5.48) cho thấy tín hiệu cao tần UWB thu chịu ảnh hưởng tượng đa đường, dẫn đến chùm xung thu có độ rộng lớn so với lúc phát Tuy nhiên với cách điều chế OOK(chu kỳ xung 400ns) mơi trường tầm nhìn thẳng (Line 108 of sight -LOS) không thẳng (Non Line of Sight- NLOS), tượng chồng lấn tín hiệu hai chùm xung liên tiếp chưa đáng kể [19] Với phương pháp điều chế CPPM thực CPLD, chu kỳ hai chùm xung liên tiếp dao động khoảng 2.5 – 5.7 us, ảnh hưởng chống lấn xung tín hiệu nhỏ so với phương pháp OOK Về mặt phổ tần, phổ tín hiệu hỗn loạn cao tần phát nằm dải UWB cho phép theo tiêu chuẩn FCC Tuy nhiên, số nhược điểm sau: - Hệ thống thực liệu nhị phân binary, chưa thực tín hiệu nhiều mức M_ary - Mơ hình mơ kênh truyền lý tưởng, chưa có nhiễu trắng tượng đa đường - Hệ thống triển khai kiểm thử phần, chưa kiểm thử tích hợp 5.4.4 Hướng phát triển Trong thời gian tới, nhóm nghiên cứu tiếp tục: - Xử lý tín hiệu số nhiều mức, thêm nhiễu tượng đa đường vào mơ hình kênh truyền - Hoàn thiện mạch thu phát, đo đạc đánh giá kết - Ứng dụng cho mạng cảm biến không dây WSN (Wireless Sensor Network) 109 KẾT LUẬN Sau thời gian thực đồ án, kết thu phần lớn đáp ứng yêu cầu đặt ban đầu sau:  Tìm hiểu hệ thống thông tin băng siêu rộng hệ thống thông tin dùng kỹ thuật hỗn loạn  Xây dựng sơ đồ khối cho hệ thống thu phát sử dụng phương pháp điều chế giải điều chế vị trí xung hỗn loạn CPPM cho truyền thơng băng siêu rộng  Mô hệ thống thu phát Matlab Kết thu cho thấy tính khả thi hệ thống thực tế  Thiết kế chi tiết thành phần hệ thống thu phát thật  Chế tạo thử nghiệm hệ thống thực tế Các kết bước đầu hạn chế góp phần chứng minh tính đắn khả thi hệ thống điều chế giải điều chế vị trí xung hỗn loạn cho truyền thơng băng siêu rộng khả áp dụng cho hệ thống thông tin Từ kết này, nhóm nghiên cứu tiếp tục hồn thiện sản phẩm thử nghiệm, tiến hành chạy thử, đo đạc chất lượng hệ thống áp dụng cho hệ thống thực tế mạng cảm biến không dây 110 TÀI LIỆU THAM KHẢO [1] I Oppermann, M Hamalainen, J Iinnatti, UWB Theory and Applications, John Wiley and Sons, 2004 [2] IEEE 802.15.4a-2007 Standard, IEEE, 2007 [3] http://en.wikipedia.org/wiki/IEEE_802.15.4, truy cập lần cuối ngày 26/05/2011 [4] Proakis J G., “Digital Communications”, McGraw-Hill Inc., 1995 [5] Lau F C M., Yip M M., Tse C K.: Chaos-based Digital Communication Systems, Operation, Analysis and Evaluation, Heidelberg, NJ Springer-Verlag, 2003 [6] Lorenz E N., “Deterministic nonperiodic flow,” J Atmos Sci 20(2), pp.130141, 1963 [7] Rossler O., “An equation for continuous chaos”, Physics Letters, 57A, 1976 [8] Chua L O., “Dynamic nonlinear networks: state of the art,” IEEE Trans Circuits Sys., Vol CAS-27, pp 1059-1087, 1980 [9] Cuautle T., Esteban, Villasenor D., Aurelio M.; Ortega G., Maria J., “Modeling and simulation of a chaotic oscillator by MATLAB”, Latin America Transactions, IEEE (Revista IEEE America Latina) Volume: Issue:2, pp 94 – 97, 12 November 2007 [10] Kennedy M P., "Chaos in the Colpitts oscillator", IEEE Transactions on Circuits and Systems I, vol 41, No II, pp 771-774, 1994 [11] Quyen N X., Quyet B T., Yem V V., Dzung N T and Thang M H., "Simulation and Implementation of Improved Chaotic Colpitts Circuit for UWB Communications", to be published in Proceedings of the Third International Conference on Communications and Electronics (ICCE 2010), pp.307 – 312, Nha Trang, Vietnam, August 11-13, 2010 [12] Tamasevicius A., Mykolaitis G., Bumelieno S., Cenys A., Anagnostopoulos A N and Lindberg E "Two-stage chaotic Colpitts oscillator" Electron Lett, vol 37, No 9, pp 549-551, 2001 111 [13] Hien Q V., Dzung N T., Yem V V., Thang M H., “Chaos Synchronization in Coupled Delayed Two-stage Colpitts Circuits for UWB Communications”, to be published in Proceedings of the IEICE International Symposium on Nonlinear Theory and its Applications (NOLTA 2010), pp.350-353, Krakow, Poland, September 5-8, 2010 [14] Atanov N., Dmitriev A., Efremova E., Kuzmin L., “Generation Of UltraWideband Chaotic Pulses By Means Of Parameter”, Proceedings of the XXIX General Assembly, Chicago, USA, 7-16 August 2008 [15] Dmitriev A.S., Efremova E.V and Khilinsky A.D “Synthesis of singletransistor chaotic oscillators” Proceedings of the 12th Int Workshop Nonlinear Dynamics of Electronic Systems (NDES'2004), pp.133-136, Evora, Portugal, May 913, 2004 [16] Panas A.I., Kyarginsky B E., Efremova E.V "Ultra-wide band microwave chaotic oscillator", Proceedings of the 12th Mediterranean Microwave Symposium MICROCOLL 2007, pp 145–148, Budapest, Hungary, 14&16 May 2007 [17] Nickishov A Y., Panas A I., “Generation Of Ultrawideband Microwave Chaotic Oscillations By Ring-Structure Oscillation System Composed Of Microchip Amplifiers”, Proceedings of the XXIX General Assembly, Chicago, USA, 7-16 August 2008 [18] Rulkov N F., Sushchik M., Tsimring L., and Volkovskii A R., “Digital Communication Using Chaotic-Pulse Position Modulation” IEEE Transaction on Circuits and Systems, Vol.48, No.12, pp.1436-1444, December 2001 [19] http://ieee802.org/15/pub/2004/15-04-0337-00-004b-802-15-4-multipath.ppt 112 ... truyền thông hỗn loạn, đề tài ? ?Điều chế vị trí xung hỗn loạn? ?? nhằm thiết kế hệ thống thu phát dùng phương pháp điều chế giải điều chế CPPM với chùm xung hỗn loạn có băng tần siêu rộng thay xung cực... điều chế giải điều chế số dùng kỹ thuật hỗn loạn Chương tập trung vào phương pháp điều chế giải điều chế số dùng kỹ thuật hỗn loạn, đặc biệt nhấn mạnh vào phương pháp điều chế giải điều chế vị trí. .. Sơ đồ điều chế thứ dùng On-Off Keying (OOK) (hình 1.8 [1]) Tương tự điều biên xung khác: 30 (1.22) Hình 1.8 Dạng xung OOK cho bit bit 1.4.3.3 Điều chế vị trí xung (PPM) Với điều chế vị trí xung,