Thiết kế thiết bị test giao diện spi 3 ứng dụng fpga

Đại Học Quốc Gia TP Hồ Chí Minh TRƯỜNG ĐẠI HỌC BÁCH KHOA W X HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI ỨNG DỤNG FPGA Chuyên ngành : KỸ THUẬT VÔ TUYẾN VÀ ĐIỆN TỬ Mã số ngành : 2.07.01 LUẬN VĂN THẠC SỸ THÀNH PHỐ HỒ CHÍ MINH 012-2004 CÔNG TRÌNH ĐƯC HOÀN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH *** - Cán hướng dẫn khoa học : PGS.TS LÊ TIẾN THƯỜNG Cán chấm nhận xét : PGS.TS Khoa Học Nguyễn Kim Sách Cán chấm nhận xét : TS Phạm Hồng Liên Luận văn thạc sỹ bảo vệ HỘI ĐỒNG CHẤM BẢO VỆ LUẬN VĂN THẠC SỸ TRƯỜNG ĐẠI HỌC BÁCH KHOA, ngày 30 tháng 12 năm 2004 Đại Học Quốc Gia Tp Hồ Chí Minh CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM TRƯỜNG ĐẠI HỌC BÁCH KHOA Độc Lập – Tự Do – Hạnh Phúc NHIỆM VỤ LUẬN VĂN SỸ Họ tên học viên: HUỲNH BÙI HOÀNG NAM Phái: Nam Ngày, tháng, năm sinh: 29/08/1979 Nơi sinh: Bình Dương Chuyên ngành: KỸ THUẬT VÔ TUYẾN-ĐIỆN TỬ Mã số: 2.07.01 TÊN ĐỀ TÀI: THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI ỨNG DỤNG FPGA II-NHIỆM VỤ VÀ NỘI DUNG: Tìm hiểu cách thức bắt tay truyền liệu giữ thiết bị lớp LINK thiết bị lớp PHY sử dung giao diện SPI Thiết kế hệ thống phát kiểm tra liệu nhận giao tiếp với thiết bị lớp PHY sử dụng giao diện SPI III-NGÀY GIAO NHIỆM VỤ: 01/07/2004 IV-NGÀY HOÀN THÀNH NHIỆM VỤ: 30/11/2004 V-HỌ VÀ TÊN CÁN BỘ HƯỚNG DẪN: PGS.TS LÊ TIẾN THƯỜNG CÁN BỘ HƯỚNG DẪN (Ký tên ghi rõ họ tên) CHỦ NHIỆM NGÀNH (Ký tên ghi rõ họ tên) BỘ MÔN QUẢN LÝ NGÀNH (Ký tên ghi rõ họ tên) Nội dung đề cương luận văn thạc só Hội Đồng Chuyên Ngành thông qua Ngày PHÒNG ĐÀO TẠO SĐH tháng năm KHOA QUẢN LÝ NGÀNH Lời cảm ơn Trước tiên, em xin chân thành bày tỏ lòng biết ơn sâu thầy hướng dẫn, PGS.TS LÊ TIẾN THƯỜNG, người trực tiếp hướng dẫn, tận tình bảo tạo điều kiện thuận lợi để em hoàn thành luận văn tốt nghiệp Em xin chân thành cảm ơn tất Phòng Sau Đại Học, Quý thầy cô cán Khoa Điện-Điện Tử – Trường Đại Học Bách Khoa TP.HCM hết lòng giảng dạy, truyền đạt kiến thức giúp đỡ em suốt thời gian học tập Trường Cuối cùng, xin gửi lời cảm ơn đến gia đình bạn bè động viên, giúp đỡ hổ trợ suốt trình học tập thực luận văn tốt nghiệp TP.Hồ Chí Minh, tháng 12/2004 Tác giả TÓM TẮT NỘI DUNG Sự phát triển bùng nổ Internet ứng dụng băng rộng Video theo yêu cầu (Video on demand) hội nghị đa truyền thông đòi hỏi mạng truyền dẫn phải có băng thông lớn Khi triển khai công nghệ ghép kênh phân chia bước sóng WDM (Wavelength Division Multiplexing), mạng truyền dẫn quang đánh giá mạng truyền dẫn đầy hứa hẹn, đáp ứng đầy đủ băng thông cho ứng dụng ứng dụng tương lai Trong Luận Văn này, mạng toàn quang sử dụng công nghệ ghép kênh phân chia bước sóng WDM xem xét Luận Văn tập trung vào việc tìm hiểu công nghệ WDM việc quản lý tài nguyên cho yêu cầu kết nối bảo vệ mạng toàn quang WDM Giải toán định tuyến gán bước sóng góp phần quan trọng để nâng cao hiệu suất mạng quang định tuyến bước sóng Luận Văn xem xét toán định tuyến gán bước sóng hai trường hợp tónh động Một số thuật toán định tuyến gán bước sóng hai trường hợp tónh động tìm hiểu trình bày; từ giới thiệu phương pháp cho vấn đề định tuyến gán bước sóng động tiến hành mô Luận văn trình bày sau: Phần A giới thiệu chi tiết mạng truyền dẫn quang, công nghệ WDM mạng toàn quang WDM Phần B tìm hiểu vấn đề định tuyến gán bước sóng mạng quang WDM xem xét số thuật toán Phần C mô giải pháp cho toán định tuyến gán bước sóng nêu ý kiến kết luận ABSTRACT SPI-3 fulfills the need for system designers to target a standard POS Physical Layer interface Although targeted at implementing POS, the SPI-3 specification is not restricted to this application It provides a versatile bus interface for exchanging packets within a communication system SPI-3 defines the requirements for interoperable single-PHY (one PHY layer device connected to one Link Layer device) and multi-PHY (multiple PHY layer devices connected to one Link Layer device) applications It stresses simplicity of operation to allow forward migration to more elaborate PHY and Link Layer devices In this thesis, all-SPI-n interface are studied The thesis concentrates on designing an equipment which stands in Link Layer (Link Layer device) to check data flows of PHY layer device using SPI This equipment has some functions as following: • Standard packet bus interface − Fully compliant with Optical Internetworking Forum’s System Packet Interface level for interconnection between test card and PHYSICAL LAYER chip − Programmable SPI3 data bus width 8-bit 16-bit or 32-bit − Operates at 104Mhz and 32-bit interface supporting up to 3.328Gbps cell/packet transfer − Selectable byte level or packet level transfers with polled and direct status indication − Optional odd or even parity generating/checking on the receive/transmit system interface − Configurable single or multiple physical ports operation with in-band addressing Test card provides up to 128 physical ports for high speed STS-48/VC-4-16 and low speed STS-12/VC-4-4 (contains 28xVT1.5/21xVT2/14xVT3/7xVT6 or 12xDS3/12xE3) − Advanced management options with error handling, SPI3 protocol violation check and fully programmable oversized packet discard feature − Packets transfer in multiple programmable data segments supported in receive and transmit directions to increase flexibility and decrease application buffer requirements when used in multiple physical ports • Non-standard packet bus interface − Operates at 200Mhz and 32-bit data bus width supporting up to 6.4Gbps cell/packet transfer Supports 128 physical ports for high speed STS-96/VC-4-32 and low speed STS12/VC-4-4 The thesis is organized as follows: Section I: is an introduction on SPI interface (purposes, application…), Programming language and tools used for designing Section II: presents SPI standard: protocol for transmitting data, function of signals on interface Section III: presents model, functions and operational methods of device The results, conclusion and some direction to continue this topic is presented in this part THIEÁT KEÁ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG MỤC LỤC PHẦN I: GIỚI THIỆU Chương 1: Giới thiệu 1.1 Giới thiệu chuẩn SPI 1.2 Giới thiệu Verilog HDL 1.2.1 Khaùi quaùt Verilog HDL 1.2.2 Lịch sử phát triển ngôn ngữ Verilog 1.3 Giới thiệu hệ điều hành LINUX thời gian thực PHẦN II: CƠ SỞ LÝ THUYẾT (CHUẪN SPI 3) Chương 2: Định nghóa liên quan đến chuẩn giao tiếp SPI Chương 3: Cách thức truyền liệu sử dụng giao diện SPI 3.1 Cách đặt tên tín hiệu 3.2 Độ rộng Bus liệu 3.3 Tần số Clock truyền 3.4 Vấn đề đồng giao tiếp truyền gói 10 3.5 Tốc độ đường truyền cho ứng dụng 12 Chương 4: Chức tín hiệu giao diện SPI 13 4.1 Hướng Phát (Transmit side) 13 4.1.1 Các tín hiệu hướng phát 13 4.1.2 Phương thức định trạng thái trực tiếp 18 MỤC LỤC KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG 4.1.2.1 Hoạt động truyền liệu đơn port 18 4.1.2.2 Hoạt động truyền nhieàu port 19 4.1.3 Chế độ hoạt động hỏi vòng (polling) kiểm tra trạng thái port 19 4.1.3.1 Chế độ hoạt động truyền Byte-level 20 4.1.3.1 Chế độ hoạt động Packet-level 20 4.2 Các tín hiệu giao diện hướng thu 21 4.2.1 Ý nghóa chức tín hieäu 21 4.2.2 Giao diện truyền liệu đơn port 25 4.2.3 Giao diện truyền liệu đa port 26 PHẦN C: PHẦN THIẾT KẾ HỆ THỐNG Chương 5: Các tính thiết bị 27 Chương 6: Sơ đồ khối tổng quát hệ thống 29 Chương 7: Chức khối hệ thống 31 7.1 Khối Tx SPI (khối phát) 32 7.1.1 RAM cấu hình chế độ hoạt ñoäng Buffer 34 7.1.2 RAM cấu hình chế độ hoạt động PRBS 35 7.2 Khoái Rx SPI (Khoái thu) 36 7.3 Khối giả lập thiết bị lớp PHY 39 7.3.1 Hướng TX 40 7.3.2 Hướng Rx 41 7.4 Cấu trúc chức ghi RAM sử dụng để điều khiển thiết bị hoạt động 42 7.4.1 Caùc ghi cấu hình chung toàn thiết bị 42 7.4.2 RAM vaø Thanh ghi khoái Tx SPI 44 7.4.3 RAM Thanh ghi khối Tx SPI 61 MUÏC LỤC KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG 7.4.4 RAM Thanh ghi khối giả lập lớp PHY 83 Chương 8: Kết quả, kết luận hướng phát triển 96 8.1 Kết thực đề tài 96 8.1 Hạn chế đề tài 97 8.2 Hướng phát triển 97 Phuï luc A – FPGA 98 Phụ luc B – Ngôn ngữ Verilog 106 Tài liệu tham khảo 120 MUÏC LỤC KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG • Số thực • Chuỗi Ký tự gạch (_) sử dụng tự số nguyên hay số thực, bỏ qua sử dụng giá trị số, mục đích sử dụng nhằm làm cho việc đọc trở nên dễ dàng Tuy nhiên, ký tự “_“ đứng vị trí 2.2 Kiểu liệu Verilog có hai nhóm kiểu liệu 2.2.1 Kiểu dây nối Kiểu dây nối biểu diễn mối nối vật lý phần tử cấu trúc Giá trị nhận từ phép gán liên tục từ ngõ cổng Nếu nguồn tín hiệu nối đến dây nối giá trị mặc định z Cấu trúc để khai báo dây nối: Loại_dây_nối [ msb: lsb ] dây_nối_1, dây_nối_2, ; Trong đó: msb: bit có trọng số lớn lsb : bit có trọng số nhỏ msb, lsb số xác định số bit dây nối, số bit lựa chọn tùy ý, không khai báo kích cỡ mặc định dây nối Các loại dây nối: wire, tri, wor, trior, wand, triand, trireg, tri1, tri0, supply1, supply0 • Các từ khóa scalared vectored đặc trưng cho dây nối hữu hướng Nếu dây nối khai báo với từ khóa vectored truy xuất riêng bit hay đoạn dây nối Nếu không khai báo mặc định scalared Ví dụ: wire vectored [ 3: ] Grb; // Không thể truy xuất bit Grb [2] truy xuất đoạn Grb[3:2] wor scalared [ 4: ] Best; // Tương đương với khai báo wor [ 4: ] Best; // Có thể truy xuất bit Best [ ] truy xuất đoạn Best [3:1] 2.2.2 Kiểu ghi Kiểu ghi có năm loại khác nhau: Thanh ghi Reg Thanh ghi Reg thường sử dụng nhất, khai báo ghi Reg có dạng: PHỤ LỤC B 108 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG reg [ msb: lsb ] reg1, reg2, , regN; Trong đó, msb lsb định số bit ghi, không khai báo ghi mặc định gồm bit Một ghi có kích cỡ tùy ý Bộ nhớ Bộ nhớ mảng ghi Khai báo nhớ có dạng: reg [ msb: lsb ] bộ_nhớ_1 [ số 1: số ], bộ_nhớ_2 [ số 3: số ], ; Ví dụ: reg [ 0: ] Mem [ 0: 63 ]; // Mem mảng gồm 64 ghi, ghi có bit Thanh ghi số nguyên Thanh ghi số nguyên chứa giá trị nguyên Khai báo ghi số nguyên có dạng: integer số_nguyên_1, số_nguyên_2, , số_nguyên_N; Một số nguyên có 32 bit Không thể truy xuất bit riêng lẻ số nguyên Cách để trích giá trị bit số nguyên gán số nguyên cho ghi reg truy xuất bit ghi reg Thanh ghi thời gian Thanh ghi thời gian dùng để chứa thao tác với giá trị thời gian Khai báo ghi thời gian có dạng: time thời_gian_1, thời_gian_2, ,thời_gian_N [msb: lsb ]; Trong msb, lsb biểu thức giá trị Nếu không khai báo danh hiệu thời gian chứa giá trị thời gian có 64 bit Thanh ghi thực ghi thời gian thực Một ghi thực (hoặc ghi thời gian thực) khai báo sau: real real_1, real_2, , real_N; // Khai báo ghi thực realtime realtime_1, realtime_2, , realtime_N; // Khai báo ghi thời gian thực Thanh ghi thời gian thực ghi thực Giá trị mặc định ghi thực Một biểu thức thành lập từ toán hạng toán tử Module sử dụng biểu thức cần trả giá trị PHỤ LỤC B 109 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG Biểu thức Một biểu thức thành lập từ toán hạng toán tử Module sử dụng biểu thức cần trả giá trị 3.1 Toán hạng Có kiểu toán hạng: Hằng số Một số tạo nên từ bốn giá trị bản: 1, 0, x, z Ví dụ: 256, 7, 4’b10_11, 8’h0A, Tham số Một tham số số khai báo parameter Parameter khai báo lần Ví dụ: parameter LOAD = 4’d12, STORE = 4’d10; Dây nối Cả dây nối vô hướng (1 bit), vector dây nối (nhiều bit) dùng biểu thức Để khai báo dây nối: wire [0: ]; // Prt dây nối có bit wire Bbq ; // Bbq dây nối vô hướng Thanh ghi Các ghi vô hướng vector sử dụng biểu thức Ví dụ khai báo ghi: integer TemA, TemB; reg [ 1: ] State; time Que [ 1: ]; Chọn bit Việc chọn bit trích bit riêng biệt từ vector, có dạng: Tên_vector [ biểu thức chọn bit ] Ví dụ: State [ ] && State [ ]; PHUÏ LUÏC B 110 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG Nếu biểu thức chọn bit có giá trị x z, giới hạn giá trị bit chọn trả x Chọn đoạn Trong thao tác chọn đoạn, chuỗi liên tiếp bit vector chọn, có dạng: Tên_vector [ chỉ_ số_bit_đầu: chỉ_số_bit_cuối ] Ví dụ: State [ 1: ] Các số phải số Nếu hai số giới hạn có giá trị x z giá trị đoạn chọn trả x Phần tử nhớ Một phần tử nhớ từ lựa chọn từ nhớ Nó có dạng: Tên_bộ_nhớ địa từ ] Ví dụ: Reg [1: ] Ack, Dram [ 0: 63 ]; [ Ack = Dram [ 60 ]; // Phần tử thứ 60 nhớ Gọi hàm Hàm gọi từ biểu thức Hàm hàm hệ thống hàm người sử dụng định nghóa Ví dụ: $time + Sum(A, B); /* $time hàm hệ thống, Sum hàm người sử dụng định nghóa*/ 3.2 Toán tử Có loại toán tử: Toán tử số học: có loại • +: phép cộng • –: phép trừ • *: phép nhân • / : phép chia PHỤ LỤC B 111 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG • %: phép chia lấy phần dư Toán tử quan hệ: có loại • > : lớn • < : nhỏ • >=: lớn • > cho kết 8’b0000_0001 Toán tử điều kiện Toán tử điều kiện lựa chọn biểu thức dựa vào giá trị biểu thức điều kiện, có cấu trúc: Điều_kiện ? biểu_thức_1 : biểu_thức_2 Nếu điều_kiện (biểu thức điều_kiện có giá trị 1), biểu thức chọn, biểu thức điều kiện sai (nó có giá trị 0) biểu thức chọn Nếu biểu thức điều PHỤ LỤC B 113 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG kiện trả giá trị x z kết phép toán bit tính biểu thức biểu thức theo cách sau: với trả 0, với trả 1, giá trị khác trả x Ví dụ: always #5 Ctr = (Ctr != 25) ? (Ctr + 1) : 5; Câu lệnh có nghóa là: Ctr không 25 tăng Ctr lên 1, ngược lại, Ctr 25 gán trở lại cho Ctr giá trị Ghép nối Ghép nối thao tác ghép bit từ biểu thức nhỏ để tạo nên biểu thức lớn Nó có cấu trúc: { biểu_thức_1, biểu_thức_2, , biểu_thức_N } Ví duï: wire [ 7: ] Dbus; wire [11: ] Abus; assign Dbus [7: ] = {Dbus[0], Dbus[1], Dbus[2], Dbus[3] }; // Gán giá trị bit thấp vaøo bit cao assign Dbus = { Dbus[3: 0], Dbus [7: 4] }; // Đảo giá trị bit thấp bit cao Giá trị biểu thức ghép nối lặp lại theo cấu trúc sau: { số_lần_lặp { biểu_thức_1, biểu_thức_2, , biểu_ thức_N}} Ví dụ: Abus = { { 4’b1011 } } Cho kết Abus = 12’b1011_1011_1011 Mô luồng liệu • Câu lệnh gán liên tục Câu lệnh gán liên tục gán giá trị cho dây nối mà gán giá trị cho ghi Nó có cấu trúc: assign [ thời gian trễ ] dây_nối = biểu_thức; Mỗi toán hạng sử dụng biểu thức phía phải thay đổi, giá trị biểu thức phía phải tính lại, giá trị gán trở lại vào dây nối phía trái sau khoảng thời gian trễ định Thời gian trễ đặc trưng cho khoảng thời gian thay đổi giá trị toán hạng biểu thức phía phải việc gán giá trị cho dây nối phía trái PHỤ LỤC B 114 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG Nếu không khai báo thời gian trễ việc gán giá trị biểu thức phía phải vào dây nối phía trái thực với thời gian trễ Câu lệnh gán liên tục mô luồng liệu mạch Hơn nữa, phép gán liên tục thực đồng thời, hay thứ tự thực chúng độc lập với Trễ đường truyền: Thời gian trễ tín hiệu đường truyền mô khai báo: wire #5 net; đơn vị thời gian thời gian trễ thay đổi nguồn tín hiệu net thay đổi giá trị net Mô cách xử lý 5.1 Câu lệnh Cơ chế để mô cách xử lý thiết kế hai câu lệnh sau: • Câu lệnh initial • Câu lệnh always Một module có số tùy ý câu lệnh always câu lệnh initial Những câu lệnh thực đồng thời thời điểm Câu lệnh initial Câu lệnh initial thực lần Cú pháp câu lệnh initial: initial Khối lệnh Ví dụ: initial #2 Curt = 1; Câu lệnh initial dùng đểkhai báo giá trị ban đầu tạo dạng sóng Câu lệnh always Câu lệnh always bắt đầu thực thời điểm 0, thực lặp lại nhiều lần Cú pháp câu lệnh always: always Khối lệnh Ví dụ: always #5 Clk = ~Clk; PHỤ LỤC B 115 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG // Clk đổi trạng thái liên tục sau đơn vị thời gian 5.2 Điều khiển kiện Trong điều khiển kiện, câu lệnh thực dựa vào kiện Có hai loại điều khiển kiện Điều khiển kiện kích cạnh Điều khiển kiện kích cạnh có dạng: @ sự_kiện Khối lệnh Có hai loại kiện thường sử dụng: • Kích cạnh lên Ví dụ: @ (posedge Clk) a = a + 1; • Kích cạnh xuống Ví dụ: @ (negedge Reset) count = 0; Điều khiển kiện theo mức Trong điều khiển kiện, khối lệnh có thời gian trễ điều kiện thỏa Điều khiển theo mức có dạng: wait (điều kiện) Khối lệnh 5.3 Khối lệnh Khối lệnh cho phép nhóm hai nhiều câu lệnh thao tác câu lệnh Một khối lệnh gán nhãn, gán nhãn khai báo ghi nội dùng khối Có hai loại khối lệnh Verilog HDL Khối lệnh nối tiếp Khối lệnh nối tiếp bắt đầu kết thúc begin end Các câu lệnh khối nối tiếp thực tuần tự, thời gian trễ câu lệnh tính từ thời điểm hoàn thành mô việc thực câu lệnh trước Một khối nối tiếp thi hành xong việc thực tiếp tục với câu lệnh theo sau khối Ví dụ: // Tạo dạng sóng PHỤ LỤC B 116 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG begin #2 Stream = 1; #5 Stream = 0; #3 Stream = 1; #4 Stream = 0; #2 Stream = 0; end Khối lệnh song song Khối lệnh song song bắt đầu kết thúc fork join Các câu lệnh khối song song thực đồng thời Thời gian trễ câu lệnh khối song song tính từ thời điểm bắt đầu thực khối Khối lệnh kết thúc câu lệnh khối thực xong Ví dụ: fork #2 Stream = 1; #7 Stream = 0; #10 Stream = 1; #14 Stream = 0; #16 Stream = 1; join 5.4 Câu lệnh điều kiện Câu lệnh if Cú pháp: if (điều_kiện_1) Khối lệnh else if (điều_kiện_2) Khối lệnh else Khối lệnh Nếu điều kiện có giá trị khác 0, khối lệnh thực Nếu điều kiện 0, x z khối lệnh nhánh else thực PHỤ LỤC B 117 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG Câu lệnh case Câu lệnh case câu lệnh điều kiện có nhiều nhánh, có cú pháp: case (biểu thức) giá_trị_1: Khối lệnh giá_trị_2: Khối lệnh default: Khối lệnh endcase Biểu thức case tính trước Kết so sánh với giá trị theo thứ tự cho trước Giá trị thỏa khối lệnh tương ứng thực Nếu giá trị thỏa khối lệnh default thực 5.5 Câu lệnh vòng lặp Câu lệnh vòng lặp forever Cú pháp: forever Khối lệnh Khối lệnh câu lệnh vòng lặp forever thực liên tục Câu lệnh vòng lặp repeat Cú pháp: repeat (số_lần) Khối lệnh Khối lệnh vòng lặp thực số lần định Nếu số lần lặp x z hiểu Câu lệnh vòng lặp while Cú pháp: while (điều_kiện) Khối lệnh Khối lệnh vòng lặp thực đến điều kiện bị sai Nếu điều kiện có giá trị trả x z hiểu (hay sai) Câu lệnh vòng lặp for Cú pháp: for (giá_trị_ gán_ban_đầu; điều_kiện; gia_ trị_bước) Khối lệnh PHỤ LỤC B 118 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG Khối lệnh vòng lặp for thực số lần định Vòng lặp kết thúc điều kiện không thỏa Mô cấu trúc • Các cổng định nghóa trước 6.1 Cổng có nhiều ngõ vào Cổng nhiều ngõ vào có loại: and, nand, nor, or, xor, xnor… Những cổng logic có ngõ vào có nhiều ngõ Khai báo: Loại_cổng Tên_cổng(ngõ_ra, ngõ_vào_1, ngõ_vào_2, , ngõ_vào_N); Ví dụ: and A1 (Out1, In1, In2); 6.2 Cổng có nhiều ngõ Cổng nhiều ngõ có loại: buf, not Các cổng có ngõ vào có nhiều ngõ Khai báo: Loại_cổng Tên_cổng (ngõ_ra_1, ngõ_ra_2, , ngõ_ra_N, ngõ_vào); 6.3 Cổng ba trạng thái Cổng ba trạng thái có loại: bufif0, bufif1, notif0, notif1 Các cổng có ngõ vào, ngõ ra, ngõ vào điều khiển Khai báo: Loại_cổng Tên_cổng (ngõ_vào, ngõ_ra, ngõ_điều_khiển) 6.4 Cổng pull Có hai loại cổng pull: pullup, pulldown Các cổng có ngõ mà ngõ vào Cổng pullup có giá trị ngõ Cổng pulldown có ngõ Khai báo: Loại_cổng Tên_cổng (ngõ_ra); PHỤ LỤC B 119 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG TÀI LIỆU THAM KHẢO [1] System Packet Interface Level – OIF – SPI3 – 01.0, Optical Internetworking Forum, June 2000 [2] GR-253-CORE, Synchronous Optical Network (SONET) Transport Systems: Common Generic Criteria G.707, Network node interface for the synchronous digital hierarchy (SDH) G.783, Characteristics of synchronous digital hierarchy (SDH) equipment functional blocks G.826, Error performance parameters and objectives for international, constant bit rate digital paths at or above the primary rate G.841, Types and characteristics of SDH network protection architectures ANSI T1.105-1995, Synchronous Optical Network (SONET) – Basic Description including Multiplex Structure, Rates, and Formats ANSI T1.105.01-1995, Synchronous Optical Network (SONET) — Automatic Protection Switching ANSI T1.231-1997, Digital Hierarchy – Layer In-Service Digital Transmission Performance Monitoring ANSI T1.514-1995, Network Performance Parameters and Objectives for Dedicated Digital Services – SONET Bit Rates O.181, Equipment to assess error performance on STM-N interfaces Lineo, Embedix™ RealTime Programming Guide 1.0 Sams, Linux Programming Unleashed J Bhasker, “A Verilog HDL primer”, ISBN 0-9650391-7-X [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] PHUÏ LUÏC B 120 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG KÍ HIỆU VÀ CHỮ VIẾT TẮT List out all acronyms used in this doc and put them in alphabet order (Just list out new acronyms) SPI - System Packet Interface ATM Asynchronous Transfer Mode Mode truyền dẫn bất đồng SDH Synchronous Digital Hierarchy Phân cấp số đồng SONET Synchronous Optical Network Mạng quang đồng MPLS Multi Protocol Label Switching Chuyển mạch nhãn đa giao thức IP Internet Protocol Giao thức mạng Internet TDM Time Division Multiplexing Ghép kênh theo thời gian OTDM Optical Time Division Multiplexing Ghép kênh theo thời gian miền quang CDM Code Division Multiplexing Ghép kênh theo mã OTN Optical Transport Network Mạng truyền tải quang MAN Metropolitan Area Network Mạng đô thị LAN Local Area Network Mạng nội MUX Multiplexer Bộ ghép kênh PHỤ LỤC B 121 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG DEMUX Demultiplexer Bộ phân kênh ONE Optical Network Element Phần tử mạng quang PHỤ LỤC B 122 KS.HUỲNH BÙI HOÀNG NAM ... Device) sử dụng giao thức SPI thông qua giao diện vật lí SPI Thiết bị giao tiếp với thiết bị ứng dụng lớp vật lí thông qua giao tiếp SPI thiết bị Thiết bị hổ trợ giao diện: SPI level (SPI3 ) với độ... TÀI: THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI ỨNG DỤNG FPGA II-NHIỆM VỤ VÀ NỘI DUNG: Tìm hiểu cách thức bắt tay truyền liệu giữ thiết bị lớp LINK thiết bị lớp PHY sử dung giao diện SPI Thiết kế hệ... TRÊN SPI3 26 KS.HUỲNH BÙI HOÀNG NAM THIẾT KẾ THIẾT BỊ TEST GIAO DIỆN SPI THD:PGS-TS.LÊ TIẾN THƯỜNG CÁC TÍNH NĂNG CỦA THIẾT BỊ Giao tiếp với CPU Khối chức thiết bị lớp PHY Giao diện vật lí SPI Giao